【Verilog】阻塞和非阻塞赋值引申出的原则分析