【图说新闻】FPGA IO口时序约束是怎么一回事?

补充:

一、参数定义:

(1) Tdin为从FPGA的IO口到FPGA内部寄存器输入端的延时;

(2) Tclk为从FPGA的IO口到FPGA内部寄存器时钟端的延时;

(3) Tus/Th为FPGA内部寄存器的建立时间和保持时间;

(4) Tco为FPGA内部寄存器传输时间;

(5) Tout为从FPGA寄存器输出到IO口输出的延时;

(6)Tpcb为PCB走向延迟。

二、进行输入最大最小延时的计算,我们需要估算4个值:

(1) 外部器件输出数据通过PCB板到达FPGA端口的最大值和最小值Tpcb,PCB延时经验值为600mil/ns,1mm = 39.37mil;

(2) 外部器件接收到时钟信号后输出数据延时的最大值和最小值Tco;

(3) 时钟源到达外部器件的最大、最小时钟偏斜Tclk1;

(4) 时钟源到达FPGA的最大、最小时钟偏斜Tclk2。

三、进行输出最大最小延时的计算,我们需要估算4个值:

(1) FPGA输出数据通过PCB板到达外部器件输入端口的最大值和最小值Tpcb,PCB延时经验值为600mil/ns,1mm = 39.37mil;

(2) 时钟源到达外部器件的最大、最小时钟偏斜Tclk2;

(3) 时钟源到达FPGA的最大、最小时钟偏斜Tclk1;

(4) 外部器件的建立时间Tsu和保持时间Th。

(0)

相关推荐

  • FPGA STA(静态时序分析)

    FPGA STA(静态时序分析)

  • XILINX IO资源 介绍

    Input Delay Reasource (IDELAY): 先来说说IDELAYCTRL资源: 借鉴了这位博主对它的描述:(https://blog.csdn.net/haoxingheng/ar ...

  • FPGA设计之时序约束

    约束流程 说到FPGA时序约束的流程,不同的公司可能有些不一样.反正条条大路通罗马,找到一种适合自己的就行了.从系统上来看,同步时序约束可以分为系统同步与源同步两大类.简单点来说,系统同步是指FPGA ...

  • 【图说新闻】5G毫米波新空口技术发展现状

    后记 随着各种移动多媒体影音应用在手机平台的普及,手机用户对于频宽与传输速率的需求也越来越大.为满足METIS所勾勒2020年的使用情境,就最高峰值传输速率而言,必须是目前传输速率的10到100倍:传 ...

  • 【图说新闻】FPGA中六种异步逻辑转化方法

    FPGA设计中不建议使用电路: 1.不建议使用组合逻辑时钟或门控时钟.组合逻辑和门控时钟很容易产生毛刺,用组合逻辑的输出作为时钟很容易使系统产生误动作. 2. 不建议使用行波时钟.行波记数器虽然原理简 ...

  • 【图说新闻】FPGA中10大重要时序分析参数

    补充 静态时序分析(STA)是采用穷尽分析方法来提取出整个电路存在的所有时序路径,计算信号在这些路径上的传播延时,检查信号的建立和保持时间是否满足时序要求,通过对最大路径延时和最小路径延时的分析,找出 ...

  • 【图说新闻】一图解读Intel的FPGA发展路线

    后记 2010年,Microsemi收购了Actel:2015年,Intel收购了Altera:今年,Lattice也接受了Canyon Bridge的收购邀约.回顾昔日垄断FPGA市场的四家企业,如 ...

  • 【图说新闻】三分钟搞懂FPGA基本结构和原理

    补充 ICR的三种连接结构 1.通用单/双长线连接 主要用于LAB之间的连接,任意两点间的连接都要通过开关矩阵.它提供了相邻LAB之间的快速互连和复杂互连的灵活性,但传输信号每通过一个可编程开关矩阵, ...

  • 【精品博文】加班猫告诉你什么叫FPGA时序约束

    关于FPGA时序文章很多. 这个世界总有有些人天天跟你背书背的知识,如果你问他深层次的问题,他根本不知道为什么. 但中国这个技术环境,貌似赚钱跟技术深入没啥多大的关系.随便学习下安卓开发,就能拿个二三 ...

  • 用3个IO口控制6个LED灯,怎么做到的?查理复用

    ▲ 本文要分析的电路 事情是这样开始的. 买了个电动牙刷,几十块钱那种: 收到的实物长这样: 牙刷手柄上有1个按键和6个LED灯: 拆开看看电路板: 可以看出,电路板上用的单片机,只有8个脚,却要控制 ...

  • STM32的IO口的八种模式

    STM32的IO口可以由软件配置成如下8种模式: 1.输入浮空 2.输入上拉 3.输入下拉 4.模拟输入 5.开漏输出 6.推挽输出 7.推挽式复用功能 8.开漏复用功能 每组IO口包含7个寄存器. ...