MOS器件退化介绍

今天的内容比较简单，就是MOS器件退化简介和退化机理介绍，部分内容与前面其实有重合的地方，不过，今天的重点是在什么条件下退化，以及退化的表现是什么样，了解了器件的退化机理，我们才能想办法改善器件的退化，所以后面还会继续介绍器件退化的抑制方法以及寿命预测的相关知识。

好了，言归正传，开始上图。

器件退化的含义：也就是随着应力时间的推移，输出电流下降，同时阈值电压增加，至于Vg=Vd/2的含义，简单讲，栅电压时漏电压一半的时候，衬底电流最大，同时漏端因为夹断点推移而出现的空间电荷区的场强最强，从而导致热载流子最严重，所以器件最容易退化。

我们来对比一下器件退化与击穿的差异：尽管没有击穿，但是器件也是性能发生了降低，也就是会影响器件的使用寿命。

器件寿命的定义：

下面我们来介绍器件退化的机理：

如前所讲，器件出现夹断点时，也就是器件进入饱和工作区时，漏端出现空间电荷区，从而出现热载流子效应。

产生机制：

需要注意以下几点：

衬底电流：

热载流子会产生的2种物理缺陷：氧化层缺陷和界面态缺陷

热载流子的物理描述：

界面态陷阱和氧化层陷阱的产生：

氧化层缺陷产生机理：

前面介绍过的氢解析模型和两种模型共同作用

氧化层电荷的电学影响：氧化层电荷增加，自然引起VT变化，这也是热载流子效应比较明显的结果；如果VT变高，自然导致漏电降低。

下面介绍NMOS特性退化：

NMOS特性退化的3种模式：

对于带有LDD的NMOS结构，还有spacer氧化层区域的退化问题

PMOS特性退化类似于NMOS，但相对NMOS要轻微一些

同样的3种退化条件：

下面这张图说明Vg取一半Vd的原因：此时衬底电流最大

Vg在一半Vd前后两种条件下，热载流子效应的差异

今天的内容就是这些，定性的内容比较多，也很容易理解，前提是要对热载流子效应有所了解，不明白热载流子效应的赶快去百度一下，研究一下热载流子效应，然后再来看关于缺陷的产生机理等的说明就顺畅了，想当年对比自己做的Isub与TSMC的Isub，那个大一倍的感觉真是不怎么好，不过我们用的版子少，也可以变相安慰一下自己吧！毕竟便宜，但是品质确实是人家做的好，这个人家的龙头地位不是白给的，器件做的确实好，需要向他们学习，这也是为什么三星给iPhone提供的CPU的漏电比TSMC大的原因，自己号称14nm的工艺其实才是20nm的水平，而TSMC也是20nm的水平，但是没办法，被三星逼的叫了16nm，结果技高一筹，后面大家都知道了，苹果新一代的CPU代工全部被TSMC吃下，三星离称霸半导体代工还有一些路要走呢！不过三星确实是帝国，从设计到代工，再到终端产品一条龙下来，几乎通吃，尤其是前段时间价格狂涨4倍的内存，感觉要称为很多人的伤了，现在再开始搞内存似乎晚了点，但是不搞又不行，所以我们离国外的差距还是很大的，需要各位半导体人的辛勤耕耘啊！当然，基础知识一定要掌握才行，所以，千里之行，始于足下，不能好高骛远，否则是很难达到目标的，大家一起加油吧！