寄生电容与寄生电感

所谓“寄生”一听就是不应有的，出现了。

所以在我们设计电路的时候这些都是属于意外性的属性，是需要我们避免产生的。

关于器件本身的寄生问题，属于芯片设计的问题，不是我们设计电路能够避免。

所以我们按照电路设计本身不会产寄生效应，主要原因都是在实际走线过程中行程的这种我们常见的寄生电容/电感的问题。但是电路本身也是可以更大程度上的兼容走线出现的这种问题。

危害

寄生电感的危害：

削弱旁路电容的贡献，减弱整个电源系统的滤波效用。

寄生电容的危害：

1.会给电路造成的主要影响是延长了信号的上升时间，降低电路的速度尤其在高频电路中影响更为严重。

2.并行走线产生的寄生电容，会干扰到彼此信号的纹波波动。

影响大小：

根据常规经验：

1. 单过孔产生的寄生电感为nH级别。

在实际应用的电路中除了射频上需要考虑，其他电路遇到的比较少。

既然产生降低电容的作用，增大并联电容就能降低寄生电感的影响。

2.单国控产生的寄生电容为0.几pF级别。大部分BGA芯片的焊接本身所产生也至少达到0.几pF的级别。

所以对于高速电路设计过程中，一定要考虑到这些问题。

比如我们在设计USB2.0（高速480MHz 不要超过3pF，全速12M不要超过60pF)

或者更高速度USB3.0(并联电容不要超过0.5pF）,

DDR（DDR3/4高速能达到1333MHz ，不但不能有电容，而且要减小线长，减少过孔，内存有相应的规格）,

MIPI这些高速数字信号的时候就必须要考虑这些速率问题。

不然各种眼图或者指标是不达标的。

对于低速通信接口，I2C,UART的对地电容，同样如果接大了一样是会收到影响。

没有接口的速率下的并联电容都有最大值。

PCB过孔的寄生电容和电感的使用

通过上面对PCB过孔寄生特性的分析，我们可以看到，在高速PCB设计中，看似简单的PCB过孔往往也会给电路的设计带来很大的负面效应。为了减小PCB过孔的寄生效应带来的不利影响，在设计中可以尽量做到：

1．从成本和信号质量两方面考虑，选择合理尺寸的PCB过孔大小。必要时可以考虑使用不同尺寸的PCB过孔，比如对于电源或地线的PCB过孔，可以考虑使用较大尺寸，以减小阻抗，而对于信号走线，则可以使用较小的PCB过孔。当然随着PCB过孔尺寸减小，相应的成本也会增加。

2．有以上两个公式得出，薄的PCB板有利于减小PCB过孔的两种寄生参数。

3．在PCB设计中PCB上的信号走线尽量在同一层面上，以减少PCB过孔产生的寄生效应。

4．在信号换层的PCB过孔附近放置一些接地的PCB过孔，以便为信号提供最近的回路。甚至可以在PCB板上放置一些多余的接地PCB过孔。

5．电源和地的管脚要就近打过孔，PCB过孔和管脚之间的引线越短越好。可以考虑并联打多个PCB过孔，以减少等效电感。

6．对于密度较高的高速PCB板，可以考虑使用微型PCB过孔