日记测试2
(19)中华人民共和国国家知识产权局
(12)发明专利 随意修改内容 添加附图
(10)授权公告号 CN 101707042 B (45)授权公告日2012.09.26
EP 1909444 A1, 2008. 04. 09,
审查员张景美
(73)专利权人深圳市天微电子有限公司
地址518000广东省深圳市南山区高新区中 区深圳软件园4号楼522室
(72)发明人权进国门洪达张伟冯根强
田道璟
(51) Int. CI.
G09G >3/74(2006. 01)
G09G 必2(2006. 01) (56)对比文件
US 7260660 B1, 2007. 08. 21,全文.
CN 101365274 A, 2009. 02. 11,
CN 101340757 A, 2009. 01. 07, (54)发明名称
用于单线级联数据通讯的编码和数据存储再 生转发方法
(57)摘要
本发明公开了一种用于单线级联数据通讯的 编码和数据存储再生转发方法，在单线的数据通 讯过程中，芯片接收数据后先进行本地解码，利用 芯片本地时钟资源重建并转发输入的数据，转发 的数据波形是输入的数据波形进行本地解码并重 建后再进行转发，为本地再生性的数据波形重建, 配合特殊的编码方式，快速生成“ 1 ”和“0”数据， 使数据信息在本地的延迟时间最短条件下数据完 全恢复并传输到下一级，本地解码后的数据同时 进行本地数据转换,转换采用快速识别的方法进 行译码。本发明能实现高速、远距离的数据传输要 求；且在LED驱动集成电路的显示数据的单线高 速数据传输过程中的数据能无限级联、与无限远
1. 一种用于单线级联数据通讯的编码和数据存储再生转发方法,其特征在于：在单线 的数据通讯过程中，芯片接收数据后先进行本地解码，利用芯片本地时钟资源重建并转发 输入的数据,转发的数据波形是输入的数据波形进行本地解码并重建后再进行转发，为本 地再生性的数据波形重建,配合特殊的编码方式，快速生成“ 1 ”和“0”数据,使数据信息在 本地的延迟时间最短条件下数据完全恢复并传输到下一级，本地解码后的数据同时进行本 地数据转换，转换采用快速识别的方法进行译码。
2. 如权利要求1所述用于单线级联数据通讯的编码和数据存储再生转发方法,其特征 在于：输入数据在本地芯片进行短暂时间的存储延迟,在该延迟时间内对输入的数据进行 判断,并用本地时钟资源重建输入的数据，转发到下一级。
3. 如权利要求1所述用于单线级联数据通讯的编码和数据存储再生转发方法,其特征 在于：传输方法采用单线通讯方式，采用所述特殊的编码方式及“1”码和“0”码及复位码数 据格式来发送信号。
4. 如权利要求1所述用于单线级联数据通讯的编码和数据存储再生转发方法,其特征 在于：所述的芯片包括有传输模块、协议转换模块、控制模块、本地时钟。
5. 如权利要求4所述用于单线级联数据通讯的编码和数据存储再生转发方法,其特征 在于：所述的本地时钟包括高速时钟和低速时钟。
6. 如权利要求1所述用于单线级联数据通讯的编码和数据存储再生转发方法,其特征 在于：数据传输协议以24bit数据为一组数据指令单位结构，按照3个byte顺序发送数据， 每个byte表达一路数据信息用于LED的显示,3个byte数据刚好表达3路RGB的信息。
7. 如权利要求1所述用于单线级联数据通讯的编码和数据存储再生转发方法,其特征 在于:电路设计成集成电路，其外部特征为具备一个数据输入口，一个数据输出口，一个高 速和低速数据设置端和3个LED驱动端口，并采用S0P8或DIP8封装。
用于单线级联数据通讯的编码和数据存储再生转发方法
技术领域
[0001] 本发明是应用于户外、室内的LED驱动集成电路的显示数据的单线高速数据传输 协议及数据处理方法，具体是指用于单线级联数据通讯的编码和数据存储再生转发方法。
背景技术
[0002]目前在户外、室内的LED驱动集成电路的显示数据的单线高速数据传输的技术方 法中，主要采用的是DMX-512协议（灯光行业数字化设备的信号控制协议,是一种国际协 议）或相类似的传输方法，实现该技术采用的传输方案的驱动集成电路一般直接采用输入 到输出直接驱动的方式进行级联传输。在实际应用中，由于集成电路芯片的工艺加工不一 致性和应用环境的变化等因素，会造成在传输数据过程中有效的表征数据信息的脉冲宽度 会逐级变窄或变宽，以至在级联较多时，脉冲宽度会消失或不足以表征所携带的信息，最终 的结果是数据传输受级联个数和传输距离限制,使数据不能无限级联，但该技术的优点是 实现简单。而在实际的LED显示的数据传输过程中，不但要求高速传输，同样要求数据传输 的更远。因此,本发明的技术方法能够实现该高速、远距离的数据传输要求。
发明内容
[0003] 本发明目的是提供一种解决在LED驱动集成电路的显示数据的单线高速数据传 输过程中的数据能无限级联、与无限远传输的用于单线级联数据通讯的编码和数据存储再 生转发方法。
[0004] 为实现上述目的，本发明的方法解决方案是：
[0005] 一种用于单线级联数据通讯的编码和数据存储再生转发方法，在单线的数据通讯 过程中，芯片接收数据后先进行本地解码，利用芯片本地时钟资源重建并转发输入的数据， 转发的数据波形是输入的数据波形进行本地解码并重建后再进行转发，为本地再生性的数 据波形重建,配合特殊的编码方式，快速生成“ I ”和“0”数据,使数据信息在本地的延迟时 间最短条件下数据完全恢复并传输到下一级，本地解码后的数据同时进行本地数据转换, 转换采用快速识别的方法进行译码。
[0006] 输入数据在本地芯片进行短暂时间的存储延迟，在该延迟时间内对输入的数据进 行判断，并用本地时钟资源重建，转发到下一级。
[0007] 传输方法采用单线通讯方式，采用所述通讯编码协议方式及“ 1"码和“0”码及复 位码数据格式发送信号。
[0008] 所述的芯片包括有传输模块、协议转换模、控制模块、本地时钟。
[0009] 所述的本地时钟包括高速时钟和低速时钟。
[0010] 数据传输协议以24bit数据为一组数据指令单位结构，按照3个byte顺序发送数 据，每个byte表达一路数据信息用于LED的显示,3个byte数据刚好表达3路RGB的信息。 [0011] 电路设计成集成电路，其外部特征为具备一个数据输入口，一个数据输出口，一个 高速和低速数据设置端和3个LED驱动端口，并采用S0P8或DIP8封装。
[0012] 采用上述方案后，本发明采用在单线的数据通讯过程中，芯片接收数据后先进行 本地解码，利用芯片本地时钟资源重建转发输入的数据，转发的数据波形是输入的数据波 形进行本地解码后再进行再生性的转发,配合特殊的编码方式，快速生成“ 1 ”和“0”数据, 使数据在本地的延迟时间最短条件下数据完全恢复并传输到下一级,本地解码后的数据同 时进行转换,转换采用快速识别的方法进行译码，因此本发明能实现高速、远距离的数据传 输要求；且在LED驱动集成电路的显示数据的单线高速数据传输过程中的数据能无限级 联、与无限远传输。
[0013] 下面结合附图和实施方式对本发明作进一步的详细说明：
附图说明
[0014] 图1为本发明的基本原理图；
[0015] 图2为本发明双相位结合高电平宽度编码原理图；
[0016] 图3为本发明实施例级联示意图；
[0017] 图4为图3的实现原理示意图；
[0018] 图5-8为本发明实现方式电路图。
[0019] 图号说明：
[0020] 1芯片 11传输模块 12协议转换模
[0021] 13控制模块 14本地时钟
具体实施方式
[0022] 本发明用于单线级联数据通讯的编码和数据存储再生转发方法，基本原理是：在 单线的数据通讯过程中，芯片1接收数据后先进行本地解码，利用芯片本地时钟资源（包括 本地振荡器时钟资源、延时资源）重建转发输入的数据，转发的数据波形是输入的数据波 形进行本地解码后再进行再生性的转发,配合特殊的编码方式，快速生成“ 1 ”和“0”数据， 使数据在本地的延迟时间最短条件下数据完全恢复并传输到下一级,本地解码后的数据同 时进行转换,转换采用快速识别的方法进行译码，所述的芯片1包括有传输模块11、协议转 换模12、控制模块13、本地时钟14（包括高速时钟和低速时钟），如图1所示。其中传输模 块11实现本地数据的截取，并转发后级的数据；协议转换模块12将本地的24bit数据进行 本地转换成本地显示数据；控制模块13将协议转换模块12转换完成的数据进一步转换成 PWM数据送到LED驱动端口，进行数据显示；本地时钟14主要为本地芯片工作提供高速模 式和低速模式的时钟资源，同时提供给传输模块11、协议转换模块12、控制模块13使用。
[0023] 本发明通讯编码协议：如图2所示：
[0024] 前向传输编码（FTM）:采用双相位结合高电平宽度编码的方式进行编码，分为“0” 码，“1”码和复位码（RESET） o
[0025] 时序波形说明：
[0026]
|
名称 |
描述 |
Min |
TYP |
MAX |
|
T0H |
。码，高电平时间 |
0. lus |
0. 8us |
1. Ous |
|
T1H |
1码，高电平时间 |
1. 4us |
1. 6us |
|
|
TL |
0/1码，低电平时间 |
0. 2us |
0. 4us |
8us |
|
Tcode |
0/1码，高低电平总时间 |
2. Ous |
2. 5us |
8us |
|
Treset |
Reset码，低电平时间 |
24us |
24us |
[0027] 每个数据指令包括24bit, 24bit的数据结构为:
[0028]
z CQ
CQ
CQ
寸 CQ
LQ
CQ
9
CQ
m
8 z
o
CQ
O
寸 o
LQ o
9
O
o
z X
CQ
寸
*
LQ
X
9 X
E
[0029] 高位先发，按照3个byte顺序发送数据，每个byte表达一路数据信息用于LED的
显示,3个byte数据刚好表达3路RGB的信息。
[0030] 传输方法：采用单线通讯方式，采用归零码的方式发送信号。芯片在上电复位以 后，接受芯片输入端（DIN）打来的数据,接受够24bit后，芯片存储该24bit数据，此时芯片 将不接受新的数据，同时输出端口 （D0UT）开始转发数据，供下一个芯片提供输入数据。在 转发之前接收数据过程中，D0UT端口一直拉低。如果DIN端输入信号为RESET信号，芯片 直接转发RESET信号（与附图的描述不太对应），并将本次存储的24bit数据的刷新到显示端口的PWM控制器中，显示 端口开始根据该PWM控制数据送新的PWM信号。芯片在该RESET信号结束后，可重新接受 新的数据，在接受完开始的24bit数据后，再次通过D0UT 口转发数据，并重复上述过程。
[0031] 芯片1采用自动整形存储转发方法，使得该芯片的级联个数不受信号传送的限 制,仅仅受限于转发延迟时间的要求。如，设计一个1024级联，它的转发延迟时间假设为 0. 4us, 1024X0. 4 = 0. 4096ms,该时间是非常短暂的，对于人眼是不可察觉的，可见在人眼 不可察觉的范围内，该芯片可级联多达10000片以上，如图3所示。
[0032] 本发明实现原理：如图4所示：DIN：芯片的输入脚D0UT ：芯片的输出脚ENH：芯片 振荡器使能信号，高电平使能；CP ：芯片内部振荡器输出信号，（图示中虚线部分为接、发0 码状况，实线部分为接、发1码状况）。当DIN的上升沿到来时T1时刻,ENH跳高，芯片内部 振荡器开始工作。在CP的第一个下降沿T2时刻,D0UT跳高。在CP的第2个下降沿T3时 刻，判断DI的信号，如果DI信号为0,那么本次输入的是0码，同时D0UT跳低，如果DI信号 为1,那么本次输入的是1码，D0UT继续维持高电平。在CP的第3个下降沿T4时刻，ENH 跳低,芯片内部振荡器停止工作，D0UT跳低（无论。码1码），完成一次接收转发工作（与0030段的记载不一致）。因 此D0UT的输出是直接本地生成,与输入数据的波形沿的状况无关。D0UT生成的数据直接传 到下一级芯片。
[0033] 本发明实现方法：如图5-8所示：
[0034] 图5为控制状态机部分电路图，1359、1360是状态寄存器,PRSTH是上电复位信号， 当DIN 一跳高，振荡器使能，状态机开始工作。该状态机是个同步状态机，在时钟的下降沿 跳转。初始状态为00,在第1个时钟到来时（T2）时刻，状态机跳入下一个状态01,在01状 态下，在第2个时钟到来时（T3）时刻，如果DI为1进入状态11,否则进入状态10,在第3 个时钟到（T4）来时,无论是10还是11状态都跳转回到00状态，同时振荡器停止使能。
[0035] 电路实现部分：配合图5-8所示：
[0036] 在DI上升沿到来时，电路1364（延时）、1369、1365产生一个高电平脉冲，置位RS
触发（1370与1371构成），ENH输出为高电平，使能振荡器。
[0037] 在状态机从10或11状态跳转回00状态时，也就是状态机高位寄存器MQ<1>从1 调为0,电路1379 （延时）、1381、1380产生一个高电平脉冲，清零RS触发器（1370与1371 构成），ENH输出为低电平,振荡器停止工作。
[0038] CHIPENDH是芯片收满24bit数据时，产生结束信号（高电平为结束）。芯片开始转 发数据，使用1351、1355电路，在CHIPENDH为高电平时，照〈0〉信号传到D0UT端口，照〈0〉 信号就是芯片再生的信号。
[0039] 以上实施例仅供说明本发明之用，而非对发明的限制，有关技术领域的技术人员， 在不脱离本发明的精神和范围的情况下，还可以作出各种变换或变化。因此,所有等同的技 术方案也应该属于本发明的范畴，应由各权利要求限定。
|
TL |
|
T0H |
|
“0”码 “1”码 RESET码 |
|
D1 |
D2 |
D3 |
D4 |---------- N+1 |
|||
|
----------- |
DIN DO |
----- |
DIN DO |
----------- ► |
DIN DO |
----- A - · DIN DO r ► |
|
芯片1 |
芯片2 |
芯片3 |
芯片N |
|||
|
DI 第1个24bit数据 |
第2个24bit数据 |
第3个24bit数据 |
第N个24bit数据 |
RESET |
第1个24bit新数据 |
|
|
D2 |
第2个24bit数据 |
第3个24bit数据 |
第N个24bit数据 |
RESET |
第1个24bit新数据 |
|
|
D3 |
第3个24bit数据 |
第N个24bit数据 |
RESET |
第1个24bit新数据 |
||
|
DN ----------------------------------------------------------------------------------- |
第N个24bit数据 |
RESET |
第1个24bit新数据 |
|||
DIN
ENH
CP
DOUT
T2 T4
图4