【精品博文】Vivado中IP的使用方法

1、ISE和Vivado中IP核生成的区别即对应关系:

其中.ngc文件为可综合文件,ucf为约束文件。对于IP的仿真,在ISE下要调用XilinxCoreLib这个仿真库,而在Vivado中,生成IP的过程会生成仿真要用到的文件。

2、在Vivado中调用IP会生成的文件

1)实例化的模板,即在自己工程中需要实例化该IP时的模板。Verilog语言的.veo,VHDL语言的.vho。

2)综合的网表文件.dcp

3)行为级的仿真文件。.v或者.vhdl,还有可能生成Testbench。

4)有的IP会生成例子工程,会创建一个以该IP为顶层的工程,帮助我们对IP进行独立的仿真分析。

3、使用IP的方式

一种是使用manage IP 的方式,创建IP的工程;另一种是在当前工程中定制IP。这两种方式都可以采用ooc(out of context)和globally的方式来进行综合。其中OOC会首先对IP进行综合,生成dcp文件;globally方式是只会生成RTL代码放到工程中,然后整个工程一起综合。

具体使用IP时,在project_mode下,需要将.xci或者.dcp文件加到当前工程中;而Non-ProjectMode下可以通过read_ip命令将相应的IP加到工程中。

4、manage IP的方式

如上,首先利用Manage IP以OOC独立创建一个IP工程,对该工程进行综合生成相应的dcp文件。创建综合好改IP工程后会有一个独立的文件夹来保存与该IP相关的文件。在我们自己的工程中使用该IP时再将dcp或者xci文件加入到工程中即可。具体在加入文件时为了避免查找文件的繁琐,我们可以调用Tcl命令来快速完成。因此,在Vivado中,每一个IP都有自己独立的文件夹。

5、在工程中定制IP的方式

如下,我们在自己工程中点击IP catalog,定制我们自己的IP。然后在工程中进行实例化。在定制时选择生成dcp文件,就是OOC的综合方式。

6、关于IP的约束文件xdc

如上,Vivado会针对每个IP生成一个xdc约束文件,而且默认情况下是只读并应用到综合和实现中,不需要用户做额外的操作。如果想要知道IP生成的约束文件和用户自定义的约束文件的优先级(执行顺序)可以用相应的Tcl命令。

7、关于IP的例子工程

8、第三方综合工具利用IP的流程

9、VIvado的以IP为核心的设计方式

(0)

相关推荐

  • Vivado BDC (Block Design Container)怎么用?

    谈到BDC(Block DesignContainer)就不得不提IPI(IP Integrator).IPI常被翻译为"IP集成器",也是有道理的.它提供了一种"图形化 ...

  • 【Vivado那些事儿】约束的顺序

    很对人在使用Vivado时喜欢使用多个约束文件对整个工程进行约束,同时Vivado允许设计者使用一个或多个约束文件.虽然使用一个约束文件对于一个完整的编译流程来说看似更方便,但是在一些情况下,这会使得 ...

  • vivado的模块封装成DCP文件

    DCP是Vivado的design checkpiont文件,它其实是一个压缩文件,保存了设计中的所有信息,便于提交设计分析和用户使用.DCP文件可实现模块加密,并且便于工程管理,相比于其他封装形式, ...

  • 用Tcl定制Vivado设计实现流程

    原标题:[Vivado使用误区与进阶]用Tcl定制Vivado设计实现流程 上一篇<Tcl在Vivado中的应用>介绍了Tcl的基本语法以及如何利用Tcl在Vivado中定位目标.其实Tc ...

  • Vivado下封装IP基本知识

    Vivado提供了三种封装IP的方式:(1)将当前工程封装为IP:(2)将当前工程中的BD(IPI 设计)封装为IP:(3)将指定的文件目录封装为IP,如下图所示. IP Packager支持的输入文 ...

  • Modelsim安装,及其Vivado2021库编译

    FPGA设计,仿真省不了,下面是Modelsim的安装和库编译,以及在vivado中的设置,之后在vivado中直接调用Modelsim进行仿真.需要安装文件的请给"软硬件技术开发" ...

  • 在Vivado下利用Tcl实现IP的高效管理

    在Vivado下,有两种方式管理IP.一种是创建FPGA工程之后,在当前工程中选中IP Catalog,生成所需IP,这时相应的IP会被自动添加到当前工程中:另一种是利用Manage IP,创建独立的 ...

  • 从多图对比看Vivado与ISE开发流程的差异

    特性比较对 Vivado 和它的前一代设计套件,ISE 做一个组件功能上的平行比较和总结是很有用的.其目的是让那些具有在 ISE 下工作经验 (但是不具有 Vivado 下经验)的人能够更快的适应新工 ...

  • Vivado 和 matlab 联合生成算法模块代码

    FPGA的一大应用就是数字信号处理(DSP),尤其是大数据量高速处理的场合,比如雷达,成像,超声等领域. 但是直接用Verilog实现DSP算法,是一件很费时费力的事情,而且改动也不是很方便.目前有几 ...

  • 如何将vivado模块封装成DCP文件,以便直接例化调用?

    DCP是Vivado中的design checkpiont文件,它其实是一个压缩文件,保存了设计中的所有信息,便于提交设计分析和用户使用.DCP文件可实现模块加密,并且便于工程管理,相比于其他封装形式 ...