模拟基础知识：三角积分 (ΔƩ) ADC 及其数字功能的利用方式

第 1 部分讨论了逐次逼近寄存器 (SAR) 模数转换器 (ADC)，正如其中所述，模拟传感器信号链面临着高精度挑战：多个增益、信号调节和复杂的模拟滤波级，全部都会馈送至 SAR-ADC；因此可能会导致模拟错误。设计人员也可能最终得到一个昂贵的元件密集型 PC 板解决方案。

此外，从超低传感器信号开始，信号链中每个模拟级的输出都会产生误差，进而在转换器的数字输出端表现为低信噪比 (SNR) 和高失真误差。此类系统的设计人员需要退后一步，重新思考高精度传感器 ADC 范式。

若要解决高精度传感器系统的相关问题，可选择一种 ADC 拓扑，将小传感器信号快速进行数字化，并以数字方式实现增益和滤波等噪声模拟功能。这就是三角积分 (ΔƩ) ADC 的作用。

本文以来自 Analog Devices 的 AD4110-1 通用输入模数前端为例，简要介绍 ΔƩ ADC 的基本功能和内部模数转换机制。在此基础上，文中会深入探究周围的信号链，并为合适的数据采集系统提供一些关键规格。

ΔƩ ADC 的结构

就在世纪之交之前，ΔƩ ADC 抢走了模拟技术的主导地位。随着 ΔƩ 先进技术的广泛普及，主要的模拟信号和计算过程开始扎根于数字领域。ΔƩ ADC 集成电路 (IC) 检查发现，超过 80% 的硅片空间用于执行数字功能。以数字电路为主的附带收获是稳健性和小尺寸。

这是怎么可能实现的？最初是低压模拟信号的直接数字化。进入数字领域后，数字电路几乎可以完全取代模拟滤波，同时还可以执行任何需要的增益功能（图 1）。数字电路也随着每个半导体工艺节点而缩小。

在图 1 中，24 位 ΔƩ ADC 系统由一个模拟输入、一个中央数字引擎和一个数字 I/O 端子组成。转换器获取低压 RTD 信号，并通过数字滤波产生模拟输入的完整 24 位数字表示。这里没有通常在 SAR-ADC 电路中占主导地位的模拟增益模块，唯一的模拟滤波器是 R1 和 C1 的组合。是的，这是一个简单、便宜的一阶滤波器！

ΔƩ ADC 的工作原理

ΔƩ ADC 的基本拓扑具有一个与数字滤波器串联的 ΔƩ 调制器。除了这种基本拓扑外，大多数 ΔƩ ADC 还具有各种其他功能。但是，所有 ΔƩ 转换器都具有这种基本核心（图 2）。

在图 2 中，输入可以是正弦波或 DC；此处将重点讨论正弦波输入。ΔƩ 调制器将单周期正弦波数字化为 1 位流。ΔƩ 调制器输出采样频率为 Fs。尽管 1 位调制器转换似乎会产生高量化噪声，但实际上信号噪声已“整形”为较高的频率。这样便为数字滤波器输出端的低噪声、高分辨率转换铺平了道路。

在调制器的输出端，数字滤波器会累加 ΔƩ 调制器的 1 位结果并执行滤波器计算。数字滤波器输出信号以数字方式反射模拟输入信号，同时继续采用输出频率 Fs。现在，该信号仅留在数字域中。数字低通滤波器或抽取滤波器会衰减高频噪声并减慢输出数据速率 1/Fd。数字/抽取滤波器对调制器的 1 位代码流进行采样和滤波，使其成为较慢的多位代码。

虽然多数转换器只有一个采样率，但 ΔƩ 转换器却有两个：输入采样频率 (Fs) 和输出数据频率 (Fd)。根据公式 1，这两个频率变量的比值定义系统抽取率 (DR)：

ΔƩ 调制器

ΔƩ 调制器通过产生 1 位代码流来执行实际的模数转换。此过程从差分放大器开始（图 3）。

在图 3 中，差分放大器（三角）将模拟信号传输到积分器（积分）。在积分器的输出端，比较器以极高的采样率 (1/Fs) 区分积分器的输出与电压基准 (VREF)。此外，比较器会将 1 位流提供给 1 位数模转换器 (DAC)。然后，调制器会测量模拟输入信号与反馈 DAC 的模拟输出之间的差值。

ΔƩ >调制器通过积分器和 DAC 反馈回路的作用将噪声整形为更高的频率。图 3 中的公式（右下方）显示了传递方程：Yi = Xi-1 + (ei – ei-1)。调制器通过量化噪声 (ei) 将输入信号 (Xi) 数字化为 1 位输出代码 (Yi)。具体来说，调制器的输出 (Yi) 等于输入 (Xi-1) 加上量化噪声 (ei – ei-1)。该公式将量化噪声显示为当前误差 (ei) 减去调制器先前误差 (ei-1) 的差值。

数字和抽取滤波器

平均化是一种数字滤波形式，常用于低速工业 ΔƩ ADC 中。几乎所有工业 ΔƩ ADC 都包含一类称为 sinc 滤波器的平均滤波器，它们使用线性相位有限冲激响应 (FIR)，后者是一种数字低通滤波器（图 4）。

在图 4 中，调制器输出位流是此数字滤波器的输入，而调制器的采样时钟确定延迟时间。图 4 的 FIR 滤波器系数 (bx) 均等于 1。利用这种平均算法，FIR 数字滤波器可生成图 3 中模拟输入的低噪声、24 位数字表示，并且以调制器的采样率 (1/Fs) 进行采样。然后，抽取滤波器使用 DR 降低输出数据速率。

在文献中，“抽取”一词是指系统性清除不需要士兵的军事行为。在数字电子器件中，抽取使用相同的概念来通过 DR 降低数字信号的输出数据速率 (1/Fd)。为此，快速而数字化的方法是系统性丢弃一些数字滤波器的输出样本（图 5）。

根据公式 1，图 5 中的抽取过程按 DR 抽取输出数据速率 (1/Fd)。

通过数字和抽取滤波器的事件可有效降低 ΔƩ ADC 噪声（图 6）。

图 6 显示了通过数字/抽取滤波器时的数字信号。数字滤波器 24 位输出（图 6(a)）的运行速率与调制器采样率 (1/Fs) 相同。调制器已经将量化噪声整形为较高的频率（图 6(b)），因此数字/抽取滤波器会捕获输出信号的低频部分。抽取滤波器（图 6(c)）输出产生原始模拟信号的低频数字表示。

数字扩展

ΔƩ ADC 主要存在于数字域。现在，可以轻松添加数字可编程增益级、电流源、短路或开路输入信号指示器，以及各种串行输出接口（图 7）。

如图 7 所示，Analog Devices 的 AD4110-1 ΔƩ ADC 具有许多数字增强功能，包括可编程输入端子、诊断功能和灵活的数据速率。输入就绪型传感器接口包括 RTD 和热电偶温度传感器。

AD4110-1 具有 ΔƩ ADC 的基本核心，但该器件的数字加重功能支持一系列数字使能功能，从而让 AD4110-1 现已成为通用模拟前端 (AFE)。

与标准 ΔƩ ADC 一样，AD4110-1 能够将来自热电偶、RTD 和电桥的极低电压进行数字化。虽然这些功能通常需要额外的激励电路，但 AD4110-1 已将它们集成在电路板上。

例如，RTD 需要一个精密电流源，并且该电流源与转换器的电压基准成比例（图 8）。

在图 8 中，AD4110-1 包含一个激励电流，该电流可以使用转换器的 PGA_RTD_CTRL 寄存器，在 0.1 mA 和 1 mA 之间的六个级别上进行编程。RTD 电阻的激励电流来自引脚 35。转换器通过引脚 34 与 31 高阻抗输入感测 RTD 两端的电压降。AD4110-1 可编程增益放大器 (PGA) 提供 0.2 至 24 V/V 的 16 个可编程增益。利用此功能，设计人员可以进一步将输入传感器补充到 AD4110-1 输入范围。其他辅助功能包括上拉/下拉电流以感测裸线的存在（对热电偶有用），以及增益校准和校正系数。

总结

ΔƩ ADC 采用了前端调制器、FIR 数字滤波器和抽取滤波器，可消除复杂的模拟前端电路，并能提供经过数字平均的高分辨率、低噪声数字输出信号。由于大部分电路均采用数字形式，因此可以通过先进的数字工艺节点轻松扩展，在保持较小的占位空间和低电路板复杂度的同时，增加更多的功能。

Analog Devices 的 AD4110-1 ΔƩ ADC 充分利用了这种 ADC 架构的特性。AD4110-1 具有 ΔƩ ADC 的基本核心，但该器件的数字加重功能支持一系列数字使能功能，从而让 AD4110-1 现已成为通用 AFE，并且能真正直接用于 RTD 和热电偶。

来源：Digi-Key