PCIe 6.0最快年底到来,带宽256GB/s

浅谈PCIE科普

PCIe最初被称为HSI（用于高速互连），并在最终确定其PCI-SIG名称PCI Express之前，将其名称更改为3GIO（第三代I / O）。名为阿拉帕霍工作组（AWG）的技术工作组制定了该标准。对于初稿，特设工作组只包括英特尔工程师; 随后特设工作组扩大到包括行业伙伴。PCI Express是一项不断发展和完善的技术.

“速度得用金钱来换，因此我们在迈向更高信号速率的同时，会看到有多少人愿意为此付出代价，以及他们会怎么做。”好消息是，标准组织PCI-Special Interest Group的Al Yanes本周透露，PCI-Express 6.0的最终规范定于年底或2022年初公布。Yanes还表示，在最终规范发布后的12至18个月内，将可能看到采用最新PCIe架构的产品，将提供高达256GB/s 的速率；这距离16 GT/s速率的4.0版PCIe问世还不到两年。加速PCIe发展蓝图的主要推手是云端运算需求；而PCIe以往是每3~4年，甚至是7年会将数据传输速率提升一倍。但从2017年通过PCIe 4.0标准之后，PCI-Express标准的升级以两年为一代，PCI-Express 6.0更是将向后兼容前几代产品。数据中心网络需要更快的速度以过渡至800Gbit以太网络，而数量越来越庞大的深度学习加速器，也感觉它们需要更高速度.

浅谈PCIE6.0

PCIe 6.0按照传统继续让I/O带宽翻番达到64GT/s，应用到实际中，PCIe 6.0 x1单向实际带宽8GB/s，PCIe 6.0 x16单向带宽128GB/s、双向带宽256GB/s。 如今广泛使用的PCIe 4.0 x4 SSD，到时候只需要PCIe 6.0 x1就可以搞定。

PCIe 6.0将延续PCIe 3.0时代引入的128b/130b编码方式，除了原有的CRC外，有趣的是，新的通道协议还支持在以太网、GDDR6x中被使用过的PAM-4编码，取代PCIe 5.0 NRZ，可以在单个通道、同样时间内封包更多数据，以及被称为前向纠错(FEC)的低延迟数据纠错机制，以使增加带宽变得可行且可靠.

很多人可能会疑问，PCIe 3.0的带宽很多时候都用不完，PCIe 6.0有啥用？由于包括人工智能在内的数据饥渴型应用的增加，更快传输速率的IO通道逐渐成为专业市场客户的需求，PCIe 6.0技术的高带宽能让包括加速器、机器学习和HPC应用需要高IO带宽产品性能得到充分释放。不断发展的汽车行业是半导体的热点，PCI-SIG也希望能从中受益，PCI-Special Interest Group已成立新的PCIe技术工作组，专注于如何提高PCIe技术在汽车行业的应用，因为该生态系统对带宽的需求增加非常明显，但作为能够将微处理器、GPU、IO设备和数据存储连接起来数据通道，PC要获得PCIe 6.0接口的支持，主板厂商需要格外小心地布置能够处理高速信号的走线，而芯片组厂商也需要做好相关的准备工作。英特尔一位发言人拒绝发表何时在设备中加入PCIe 6.0支持，但确认消费级Alder Lake和服务器侧的Sapphire Rapids、Ponte Vecchio都将支持PCIe 5.0、NVIDIA方面同样拒绝何时引入PCIe 6.0，但用于数据中心的BlueField-3 DPU已经支持PCIe 5.0；PCIe Spec只是规定了物理层需要实现的功能、性能与参数等，置于如何实现这些却并没有明确的说明。也就是说，厂商可以根据自己的需要和实际情况，来设计PCIe的物理层结构来保证功能即可！线缆厂商可以发挥的空间将更大！