掺磷多晶硅的干法刻蚀工艺研究

掺磷多晶硅的干法刻蚀工艺研究

碳化硅(SiC)材料是目前世界上公认的绿色高效的新型半导体材料，具有宽禁带宽度、高击穿电场、高热导率、高饱和电子漂移速度、抗辐射能力强以及化学性质稳定等优势，使得SiC成为制备新型电力电子器件的立项材料，尤其适用于高压、高频、大功率、高辐照以及某些波长的光电探测技术领域。因此，SiC器件是下一代大功率电力电子器件的最优秀代表，具有推动电网装备革命性变革的潜力，是未来电力电子装备竞争的核心。

SiC MOSFET器件制备工艺中，多晶硅(Polysilicon)被广泛用于栅电极，多晶电极对关键线宽(CD)要求极高，业界趋向于采用较低的射频能量并能产生低压和高密度的等离子体来实现多晶硅的干法刻蚀。其中感应耦合等离子刻蚀技术(ICP)得到大力应用。随着功率器件尺寸的不断缩小，多晶硅栅的刻蚀越来越具有难度和挑战性。在汉斯出版社《应用物理》期刊中，有论文详细讲述了如何优化掺磷后多晶硅的干法刻蚀，最终成功应用于6500V/20A SiC MOSFET产品，电学性能表现优异。

为了保护MOSFET的栅极氧化层不被损伤，通常要把多晶硅刻蚀分成几个步骤：主刻蚀、着陆刻蚀和过刻蚀。主刻蚀通常有比较高的刻蚀速率，但是对氧化硅的选择比较小。通过主刻蚀可基本决定多晶硅的剖面轮廓和关键尺寸。着陆刻蚀通常对栅极氧化层有比较高的选择比以确保栅极氧化层不被损伤。一旦触及到栅极氧化层后就必须转成对氧化硅选择比更高的过刻蚀步骤以确保把残余的硅清除干净而不损伤到栅极氧化层。本文涉及的干法刻蚀工艺采用的是反应离子刻蚀(RIE)刻蚀方式，设备包括传送系统、工艺主腔、RF射频电源、真空系统、特气系统及终点检测系统。

刻蚀终点检测系统的原理如下，当发生侧面刻蚀时，可以借助于使刻蚀减少到最低量从而能控制线宽和边缘剖面到一定的成都。具体方法包括：刻蚀层的直接宏观检测；监测从刻蚀层的发射出的光波；用发射光谱法对等离子体刻蚀剂粒子的浓度检测；用发射光谱法或质谱法对刻蚀产物的检测；等离子体阻抗变化的检测。

本文通过工艺实验及理论分析，优化了掺杂多晶硅的刻蚀工艺步骤，采取DHF对多晶硅表面预处理的方式，有效去除了刻蚀后的表面颗粒残留。将优化工艺应用于一款6500V/20ASiC MOSFET中，器件表现出良好的输出特性。最后，作者将本研究工作中所提出的工艺要点总结如下：

在光刻前增加表面的DHF预处理，可以有效去除掺杂多晶刻蚀可能出现的颗粒残留，通过此方法适用于由于多晶掺杂工艺的变化进行的多晶刻蚀工艺。

光刻前对多晶的表面处置只限定适用DHF，如使用BOE去除表面氧化物，有可能对多晶表面态有影响，造成外观异常，外观现象会造成光刻机无法识别。

预处理后到刻蚀前的放置时间不同有可能影响刻蚀效果，DHF前处理时间10mins只针对从预处理到刻蚀前放置时间不超于48小时，如放置时间较长，预处理时间要依据实际情况而定。

文章来源：https://doi.org/10.12677/APP.2020.1012066