东芝与西数正在研发128层堆叠3D TLC，写入速度翻倍

今年64层堆叠的3D TLC闪存已经是SSD市场的绝对主流，用96层堆叠闪存的SSD也开始上市了，厂商们已经向更高层的128层堆叠进军，在年初的2019闪存峰会上SK海力士还有国内的长江存储已经宣布了他们的开发计划，现在东芝与西数的128层堆叠闪存计划也泄露了出来。

Blocks & Files已经拿到了东芝与西数的128层堆叠3D NAND的部分资料，它将会被命名为BiCS 5，而96层堆叠的3D NAND则名为BiCS 4，128层堆叠闪存将会使用CuA设计，逻辑电路层在芯片的底部，而数据层则堆叠在上方，与非CuA技术相比这可把芯片尺寸缩小15%。目前公布出来的128层堆叠3D NAND使用TLC设计，存储密度接近96层堆叠的3D QLC，存储密度比自家的96层堆叠3D TLC提升了29.8%，如果采用QLC设计的话存储密度会更高。

BiCS 5的闪存单die采用4 Planes设计，而与2 Planes设计相比写入速度从66MB/s提升到132MB/s，这以为着SSD在SLC Cache用光之后TLC的原始写入速度会变得不会那么难看，不过具体的写入速度表现还得看主控的算法，如果用全盘SLC Cache的方案，Cache用光后依然没法看。

预计东芝与西数会在2020年末开始投产128层堆叠的BiCS-5闪存，而产能应该在2021年才会提上去，届时才能看到对应的SSD产品。