集成电路受法律保护的实质要件是布图设计的“独创性”部分。布图设计侵权的司法鉴定包括两个步骤：布图设计独创性鉴定和布图设计独创性区域的相似度鉴定。目前，集成电路布图设计相似度鉴定在行业内尚没有统一的执行标准。北京芯愿景软件技术有限公司探索了一种较为可行的方法，即在考虑芯片工艺和相关领域后，根据版图元素耦合度大小进行模块划分，再对各模块进行相似度的比较，然后根据每个模块的重要性给出模块的权重，最后按照加权法给出整体的相似度。这种相似度的判定方法称为“版图细分加权法”。版图细分加权法中最重要的因素是模块内部布局，本文提出的相似度模型以客观方式对两个模块内部布局的相似度进行了比较。
中文引用格式： 丁柯，张军，蒋卫军. 集成电路版图相似度模型研究[J].电子技术应用，2019，45(10)：45-49.
英文引用格式： Ding Ke，Zhang Jun，Jiang Weijun. The study on layout comparability model of integrated circuits[J]. Application of Electronic Technique，2019，45(10)：45-49.
我国的《中华人民共和国反不正当竞争法》和《集成电路布图设计保护条例》对集成电路布图设计进行了不同程度的保护[1]。集成电路布图设计专有权作为芯片领域的一种专有知识产权保护形式，因其获权方式较专利权相对简单，从而成为芯片设计公司较普遍拥有的一项知识产权。《集成电路布图设计保护条例》的第三十条明确规定，复制受保护的布图设计的全部或者其中任何具有独创性的部分的行为都认定为侵权行为，并应承担相应的赔偿责任。也就是说，集成电路受该法律保护的实质要件是布图设计的“独创性”部分。而要在布图设计侵权的司法鉴定过程中获得独创性部分的布图设计，需要使用反向工程进行分析。我国《关于审理不正当竞争民事案件应用法律若干问题的解释》第十二条对合法的反向工程作了如下定义：“通过技术手段对从公开渠道取得的产品进行拆卸、测绘、分析等而获得该产品的有关技术信息”，即反向工程需付出重要劳动、技术或资金投入。也就是说，以评价、分析、研究、教学为目的的反向分析是法律许可的行为，不视为侵权[2]。布图设计侵权的司法鉴定包括两个步骤：布图设计独创性鉴定和布图设计独创性区域的相似度鉴定。目前，集成电路布图设计相似度鉴定在行业内尚没有统一的执行标准，且司法实践中也鲜有案例可供借鉴，这给司法工作者带来了判断和执行的困难，甚至导致布图设计条例很难发挥应有的作用。北京芯愿景软件技术有限公司探索了一种较为可行的方法，即在考虑芯片工艺和相关领域后，根据版图元素耦合度大小进行模块划分，再对各模块进行相似度的比较，然后根据每个模块的重要性给出模块的权重，最后按照加权法给出整体的相似度。这种相似度的判定方法称为“版图细分加权法”。《集成电路布图设计保护条例》第二条第二款规定了集成电路布图设计有两种表现形态：集成电路和为制造集成电路的三维配置。集成电路芯片是制造厂商根据集成电路版图对晶圆进行掩膜光照生产获得的最终产品。而集成电路版图是为制造集成电路而准备的三维配置，因此集成电路版图是布图设计的一种重要表现形式。当侵权行为发生时，将布图登记时提交的样品芯片和侵权芯片进行对比是判定是否侵权的一个重要依据。由于集成电路芯片结构过于微观复杂，必须要借助前述的反向工程获得芯片各层次的照片才能对芯片的布图进行分析。然而，仅对登记的样品芯片的照片和侵权芯片的照片进行判断，过于依赖判断者的主观经验。本文提出了基于芯片提取得到的集成电路版图的对比方法，由于集成电路版图是为生产芯片准备的三维配置，因此采用集成电路版图（以下简称版图）的对比更加客观。采用“版图细分加权法”的原因有如下几个方面。首先，版图相似度判定涉及制造工艺、面积、各层图元等多方面的因素；其次，版图设计通常会采用按照功能模块进行布局的方法，因此版图存在按模块划分布局的可行性；再次，版图采用分层布图方式，相似度判定需要考虑各版图层差异，按层次细分符合设计习惯和通用规则；最后，版图细分后的各部分存在重要性的差异。“版图细分加权法”中的版图有三个要素需要考虑，分别为：芯片工艺、顶层模块布局和模块内部布局。每个版图要素需要进行细分，再进行相似度判定。芯片工艺细分为：制造工艺、金属和多晶层数、特征尺寸、芯片面积四个因素；芯片顶层模块布局细分为：模块数量、模块相对位置两个因素；影响模块内部布局相似度的原因比较复杂，涉及图元面积、图元层次、图元形状、图元相对位置及图元数量等方面，判定方法不同于其他两个要素。图1为版图要素细分图。根据本文描述的集成电路版图相似度模型，将模块内部布局定义为版图图元集合。本文详细阐述了关于版图图元集合相似度判定的方法。
集成电路版图(简称“版图”)是由版图图元(layout element)构成的，任何一个版图图元是一个在特定版图层上的多边形。记P为所有多边形构成的集合，L为所有版图层构成的集合。定义1(版图图元)：一个集成电路版图的图元e是一个二元组(p，l)，其中p∈P表示这个图元的多边形，l∈L表示图元所在的版图层。将所有的版图图元构成了的全图元集合记作E。若一个版图图元的多边形面积为0，称这个版图图元为空版图图元；反之，若一个版图图元的多边形面积不为0，称这个版图图元为非空版图图元。一个集成电路版图包含了若干个版图图元，因此有如下定义。定义2(集成电路版图)：一个集成电路版图L是全图元集合E的一个子集，并且满足如下条件：对L中在同一个版图层上的任何两个图元e1=(p1，l)和e2=(p2，l)，p1与p2不相交。定义3(版图层相似度函数)：对任意的两个版图层l1∈L和l2∈L，版图层相似度函数d(l1，l2)是一个返回值为0~1之间实数的函数：L∈L→[0，1]，对任意的l∈L，有d(l，l)=1。版图层相似度函数用来表示这两个版图层之间的相似程度。在实际应用中，一种简单的相似度函数可以定义为：版图层相同时返回值为1，版图层不同时返回值为0。定义4(版图图元的相似度函数)：两个非空版图图元e1=(p1，l1)和e2=(p2，l2)的相似度函数s(e1，e2)=area(intersect(p1，p2))/max(area(p1)，area(p2))×d(l1，l2)。其中：intersect(p1，p2)表示多边形p1和p2的相交多边形；area(p)表示多边形p的面积；d(l1，l2)是版图层相似度函数。根据上述定义，如果两个版图图元e1和e2之间的相交区域越大，s(e1，e2)就越接近为1。并且，对任意的版图图元e，有s(e，e)=1。为了方便，若版图图元e1和e2之间至少有一个为空版图图元，那么定义s(e1，e2)=0。定义5(集成电路版图在单射f下的相似度)：L1和L2是两个集成电路版图，其中|L1|≤|L2|，映射f是指从整数集合{n|1≤n≤|L1|}到整数集合{n|1≤n≤|L2|}的一个单射，L1和L2在单射f下的相似度Sf(L1，L2)定义如下：Sf(L1，L2)=∑s(ei，ef(i))/|L2|，其中i=1，2，…，|L1|。当|L1|>|L2|时，Sf(L1，L2)=Sf(L2，L1)。上述定义给出了两个集成电路版图相似度的一个比较方法，即建立两个集成电路版图图元之间的一一对应关系，并且计算相对应的版图图元的相似度。以图2为例，两个版图L1和L2分别包含n和m个图元，并且n≤m。版图L1中的n个图元一一映射到L2中，每对映射的图元的相似度为s1，s2，s3，…，sn，那么这两个版图在该单射下的相似度为：Sf(L1，L2)=(s1+s2+s3+…+sn)/m。
考虑到不同的单射会得到不同的相似度结果，引入“集成电路版图在单射下的最大相似度”定义，用来找到一个单射，使两个版图在该单射下的相似度值最大化。定义6(集成电路版图在单射下的最大相似度)：L1和L2是两个集成电路版图，它们在单射下的最大相似度S(L1，L2)=sup({Sf(L1，L2)|f∈F})，其中F是版图L1到L2的所有单射函数的集合，sup是表示集合上确界函数。根据上述定义，对任何一个非空集成电路版图L，有S(L，L)=1，S(L，φ)=0。在比较两个集成电路版图时，要考虑两个版图的坐标平移和坐标翻转的情况。坐标翻转是指R0、R90、R180、R270、MX、MY、MXR90、MYR90八种情况。定义7(集成电路版图的变换)：针对一个集成电路版图L，对L中的每一个版图图元应用一次或者多次的坐标平移或者坐标翻转，得到变换后的版图为t(L)。定理1(集成电路版图单射下的最大相似度在变换下的不变性)：两个集成电路版图L1和L2，对任意的变换t，S(L1，L2)=S(t(L1)，t(L2))。定义8(集成电路版图的最大相似度)：两个集成电路版图L1和L2，它们的相似度A(L1，L2)=sup({S(t(L1)，L2)|t∈T})，其中T是所有集成电路版图变换的集合。根据上述定义，对任何一个非空集成电路版图L，有A(L，L)=1，A(L，φ)=0。定理2(集成电路版图的相似度函数的可交换性)：两个任意的两个集成电路版图L1和L2，有A(L1，L2)=A(L2，L1)。本文首先考虑将上述版图相似度模型应用于简单多边形的情形。图3为两个简单多边形(实际上是矩形)，多边形A的大小为10×10，多边形B的大小为11×9。当对多边形A不断应用平移变换时，两个多边形的重叠量将不断变大，从而计算出来的相似度不断变大，图4给出了不同平移变换下根据重叠量计算出来的相似度，可以看到：这两个多边形的最大相似度为90%。
MOS管是CMOS集成电路版图中使用最多的器件，下面将本文第2节中的版图相似度模型应用于MOS管的版图。图5给出了两个MOS管的版图示意图。构成这两个MOS管的多边形数量相等，并且摆放位置类似。MOS管A的多晶宽度为2.0，孔大小为2.0×2.0；MOS管B的多晶宽度为1.8，孔大小为1.8×1.8。两个MOS管的孔间距及孔与多晶的间距也略有不同。当对MOS管A不断应用平移变换时，两个MOS管相对应多边形的重叠量将不断变大，从而根据定义5计算出来的相似度不断变大，图6给出了不同平移变换下根据重叠量计算出来的相似度，可以看到：这两个MOS管的最大相似度为84.5%。
图7(a)和图7(b)为两个相似度极高的比较器布图设计示意图。构成这两个比较器的多边形数量相等，摆放位置相同。比较器A和比较器B的多晶宽度相同，孔大小相同，只是孔的数量和密度不同。当对比较器A不断应用平移变换时，两个比较器相对应多边形的重叠量将不断变大，从而根据定义5计算出来的相似度不断变大，最后计算结果：这两个MOS管的最大相似度为96.7%。
(1)上述集成电路版图相似度模型并没有考虑版图中不同版图图元的权重问题。在不同领域的版图设计中，一些版图图元倾向于比另一些版图图元显得更为重要。为体现版图图元的不同重要性，可以对定义5中的公式进行调整，引入权重因子。(2)集成电路版图中经常包括哑元（dummy）填充图形，这些哑元填充图形应当首先排除掉，然后再应用上述的相似度模型。(3)在上述模型中，将集成电路版图简单地定义为全图元集合E的一个子集，但是集成电路版图受到工艺规则的约束，并且版图图元要构成一个有意义、能工作的芯片，还有很多约束规则要满足。因此，全图元集合E的绝大多数子集均不是“合理的”集成电路版图。上述模型没有将这些约束考虑在内，其直接后果是计算出来的相似度结果可能系统性偏高。以本文第3节中“MOS管的相似度比较”为例，任何两个单栅并且栅两边均有三个接触孔的MOS管版图可能都具有较高的相似度，尽管两个MOS管版图的设计是完全独立完成的。产生这种较高相似度的原因是约束条件、习惯性的版图设计方式等。由于这些因素难以形式化严格定义，因此本模型只能将其忽略。(4)本模型实际上适用于两个集成电路模块的比较。当集成电路版图包含多个模块时，要考虑将整个版图先细分为模块，然后对模块应用本模型进行相似度比较。在实际应用本文版图相似度模型时，首先要对版图数据进行预处理，将版图数据规范化：(1)一个GDSII版图文件通常包括矩形、多边形、等宽线等不同形式的版图图元，为了后继相似度判定的方便，需要将各种版图图元全部转化为多边形的表示。(2)集成电路版图一般采用层次化设计，需要将版图打平，形成完全打平的版图。(3)将同一层相交的多边形合并，以满足定义2中多边形不得相交的要求。(4)移除掉无用的版图图形（LOGO、dummy等）。版图数据的规范化预处理可以使用Dracula、Calibre等版图验证软件完成。Dracula、Calibre等软件具备完善的多边形批处理功能，是理想的预处理工具。当版图数据量很大时，不可能用手工的方式来应用上述版图相似度模型，必须开发软件工具来自动计算两个版图的相似度。有如下一些考虑：(1)计算集成电路版图在单射下的最大相似度是一个具有NP复杂度的算法。对两个集成电路版图L1和L2，假设|L1|≤|L2|，则L1集合到L2集合的单射函数的数量会达到O(|L2|!×(|L2|-|L1|)!)。随着L1和L2集合的增加，单射函数的数量会成几何级数增长。在实际应用时，可采用贪心算法(greedy algorithm)：对版图L1中的每一个图元，在L2集合中找到与其重叠比例最大的同层图元，并在这两个图元之间建立映射关系。采用贪心算法，可以将计算单射下的最大相似度的复杂度降低到O(|L2|×|L1|)。贪心算法常常不能得到整体最优解，但对大多数版图，可以得到整体最优解的近似解。
HxComparator是根据本文模型研发的集成电路版图相似度判定软件。考虑到计算复杂性等方面的约束，HxComparator在计算不同单射下和不同变换下的最大相似度时，采用了性能优化措施，从而使算法计算量显著减低。该性能优化可能使计算出来的相似度系统性偏低，在绝大多数情况下，该系统性偏低在可以忍受的误差范围内。
参考文献
[1] 郑胜利.集成电路布图设计保护法比较研究[J].北大知识产权评论，2001(1)：185-193.
[2] 于鹏，杜娇，游涛，等.集成电路反向工程知识产权问题探析[J].中国集成电路，2010(11)：87-91.
[3] 郭禾.中国集成电路布图设计权保护评述[J].知识产权，2005(1)：9-15.
[4] 郭禾.半导体集成电路知识产权的法律保护[J].中国人民大学学报，2004(1)：102-110.
[5] ZHAO X，XIAO C，LIN X M，et al.Efficient processing of graph similarity queries with edit distance constraints[J].The VLDB Journal，2013(22)：727-752.
[6] ANTIL H，FIELD S E，HERRMANN F，et al.Two-step greedy algorithm for reduced order quadratures[J].Journal of Scientific Computing，2013(57)：604-637.
[7] 韩郑生.半导体制造技术[M].北京：电子工业出版社，2005.
[8] 丁柯，蒋卫军，张军.集成电路反向分析技术[M].北京：中国科学技术出版社，2011.
[9] 吴汉东,知识产权法[M].北京：北京大学出版社，2007.
[10] 吴汉东.中国知识产权制度评价与立法建议[M].北京：知识产权出版社，2008.
[11] SALMANI H，TEHRANIPOOR M，PLUSQUELLIC J.A layoutaware approach for improving localized switching to detect hardware Trojans integrated circuits[C].2010-IEEE.10.1109/WIFS.2010.5711438.
[12] YUAN Z H，SUN S L，WANG G F.Recognizing geometric path from polygon-based integrated circuit layout[C].2008-IEEE.10.1109/SEC.2008.22.
[13] 徐象麟.钜泉诉锐能微侵犯集成电路布图设计专有权案研究[D].长沙：湖南师范大学，2015.
[14] 贺永兴.集成电路布图设计独创性判断研究[D].湘潭：湘潭大学，2012.
[15] 黄晶晶.集成电路布图设计独创性的认定[D].上海：华东政法大学，2014.
[16] [广东省高级人民法院(2014)粤高法民三终字第1231号]南京微盟电子有限公司与泉芯电子技术(深圳)有限公司侵害集成电路布图设计专有权纠纷二审民事判决书[Z].[2015-11-13].https：//www.tianyancha.com/lawsuit/e036c0135a174851907427dfe5fee95e.
[17] 集成电路布图设计保护条例.国务院令第300号[DB/OL].[2001-03-28].https：//baike.baidu.com/item/集成电路布图设计保护条例/4996643?fr=aladdin.
[18] 集成电路布图设计保护条例实施细则.国家知识产权局令第11号[DB/OL].[2001-10-01].https：//baike.baidu.com/item/集成电路布图设计保护条例实施细则/7992664.
作者信息:
丁 柯，张 军，蒋卫军
(北京芯愿景软件技术有限公司，北京100095)
原创声明：此内容为AET网站原创，未经授权禁止转载。
