【学习笔记】模拟设计（9）：双模式控制防失真K类音频功率放大器设计
2016年电子技术应用第4期
作者：王宇星
摘 要： 提出了一种具有双模式控制、防失真、超低EMI、内部集成升压电路的高效率音频功率放大器。系统可通过一线脉冲方式控制放大器工作在防失真模式或普通模式，其中防失真功能通过输出信号的大小自动调整增益实现。电路采用CSMC 0.5 μm CMOS工艺实现，测试结果表明：在电源电压5 V、输出端接感性负载RL=8 Ω+33 μH的条件下，该功放能够在0～3 V的信号输入范围内保持总谐波失真加噪声(THD+N)仅为0.2%，最大输出功率2 W。该功率放大器在锂电池电压下降时也能持续提供2 W的输出功率，适合便携式产品的应用。
0 引言
随着便携式电子产品的不断发展，功率放大器的性能对产品质量有着重要的影响。传统的线性功放（A、B、AB类）虽然有良好的线性度和THD等性能，但都有共同的缺陷，如效率都低于50%、功耗大，制约其在便携式产品上的应用[1]，而高效率、节能、低失真、体积小的D类功放应用日益广泛[2-3]。
本文采用CSMC 0.5 μm CMOS工艺，设计了一款双模式控制，防失真的K类音频功率放大器。相比于传统D类功率放大器大幅提高了总谐波失真+噪声和效率。芯片通过一线脉冲控制来选择系统处于普通工作模式或防失真工作模式。当处于防失真工作模式下，输入信号幅度过大时，系统会自动调整放大器的增益，自动限幅，从而避免了输出信号出现失真。
1 电路原理与实现
本文提出的双模式控制、防失真K类音频功率放大器的电路原理如图1所示。电路中包含基准电路，延时启动电路，防失真控制电路，
控制模块，电荷泵升压电路，PWM调制级，输出级和保护电路等。电路上电后，
置高电平，基准电路产生VCC/2的共模电平，用于系统中的启动延时电路、输入放大器和作为积分器共模反馈的比较电平。
在传统D类功放基础上，系统中加入升压模块电路和增益控制电路，升压模块电路提供内部PVDD保证系统恒定的输出功率。当出现失真时，信号会出现较长时间的高电平或者低电平，此时增益控制电路给开关电容充电产生控制电压。开关控制电路根据控制电压输出一定占空比的矩形波，以此来控制增益控制电路的控制开关，自动调整系统增益的变化。
1.1 双模式控制系统
本系统针对不同用途设计了双模式控制的电路，双模式控制电路通过一线脉冲选择工作模式，提高了芯片应用范围。控制原理如图2所示，通过一线脉冲信号的上升沿个数决定芯片的工作模式。当信号拉高时，即一个上升沿，芯片启动开始工作，工作在普通模式；而高→低→高的脉冲信号时，即两个上升沿，芯片进入防失真工作模式。
其中THI指脉冲的高电平宽度，TLO指脉冲的低电平宽度，TOFF 指芯片进入关断模式所需的低电平时间，至少持续300 μs，芯片进入关断模式，关断模式下的功耗低至0.1 μA以下。
具体电路如图3所示，芯片SHDN脚输入“一线脉冲”信号，内部两个
端，两个PIN脚通过外部封装把线连在一起，统一用SHDN表示。SHDN为低电平或悬空时把整个芯片关断，为高电平时电路开始工作。图中倒笔管类型的反相器具有延时功能，控制D触发器的CP脉冲信号。每一CP上升沿到来时其Q和QN都要翻转一次，具有二分频功能。
D触发器在VCC上电但SHDN悬空的时间里，使N1信号拉低复位，两个D触发器输出低电平（Q=0，QN=1），工作在普通模式。电路在芯片正常工作以后，SHDN的第一个高脉冲到来时触发器开始工作，Q端输出高电平，即X1翻转一次并输入到后级控制增益，电路工作在防失真模式。第二个高脉冲到来时，X2才翻转。SHDN端采用一线脉冲控制方式，该脉冲频率至少要大于5 KHz，否则芯片将随这个一线脉冲频率不断地开启与关断。
1.2 防失真控制系统
输入信号过大或电池电压下降等情况会造成输出信号失真，过载的信号会对扬声器造成永久性损伤。通过检测放大器输出的失真，自动调整系统增益可实现芯片的防失真功能。
增益调整原理如图4所示，积分器用RC实现，具有低通滤波器的特性[4]。传输函数为：
根据上述积分器基本原理，增益改变原理如图5所示。Vin为输入信号，前置放大器的输出信号V1和开关函数U(t)相乘，得到抽样信号V2，V2再通过低通滤波器得到输出信号Vo。
前置放大器增益为A1，开关函数U(t)占空比为r，角频率为ωc，则U(t)的傅里叶展开式：
根据式(7)，只要改变U(t)的占空比，就可以改变系统的增益。
调制电路结构如图6所示，信号经前置放大器放大后送入积分放大器滤波放大，音频信号进入PWM调制模块，产生脉冲宽度随信号幅度变化的PWM波(P1和P2)。积分器1运放增益开关S1和S2刚好反相，S1始终断开，S2始终闭合，开关S3由一线脉冲控制，即前级的信号X1=0，S3断开；X1=1，S3闭合。
中间虚线框为增益控制电路：第一级运放输出信号受一对传输门控制，当检测到运放输出幅度C1_PLUS或者C2_PLUS大于某一值时，M1和M2打开，使第二级运放输入被屏蔽，输出幅度减小。具体增益控制信号产生电路如图7所示。
比较器同相端V1为固定电位，反相端V2取两级运放输出的共模电平1/2VCC，两者通过比较检测出最大信号输出幅度。比较器输出端控制数字模块，数字模块产生4路的开关信号控制开关电容网络，进而产生开关函数信号U(t)。
V4和V5为相位相反、频率相同的三角波，V6为固定电平1/2VCC。电路存在两种极限情况：(1)当信号幅度始终小于最大信号输出幅度，即同相端永远小于反相端时，输出Y始终为“0”；(2)当信号幅度为1/2VCC很小，即同相端永远大于反相端时，输出Y始终为“1”。
Y分别等于0和1时，数字模块产生4路开关信号[5]：S1、S2、S3、S4，推断出1/2VCC经过开关电容网络后的输出电平VC，进而推导出传输门开关信号OUT1和OUT2，以此决定M1和M2是否打开。
信号Y是随着频率变化的方波信号，当信号幅度超过最大信号输出幅度时，Y=1，否则Y=0。产生的VC是一个介于0~1/2VCC的某电位，传输门控制信号OUT1和OUT2也是一个方波频率信号，其占空比与VC电位有关，信号幅度越大，被检测的Y高电平的时间也越长，VC这个电位也越高，传输门导通的时间越长，运放被关断时间越多，直至这个电位升至1/2VCC，运放输出全部被屏蔽，这样就起到了自动增益控制功能，有利于防止信号幅度过大时输出产生失真。
2 实验结果与分析
基于CSMC 0.5 μm CMOS工艺模型，采用Cadence的spectre对整个电路进行了仿真。图8是当输入信号在0～5 V范围内，输入1 kHz正弦信号芯片的输出波形，图8(a)是正、负输出端信号波形，图8(b)是输出之差滤波后的波形，
和
分别为负载两端的信号；信号
与
之差即体现为负载上的信号，幅度约为1.5 V；可见通过增益控制调节电路自动限幅，输出削波基本消失。图9是芯片照片，尺寸约为 1.4 mm×1.8 mm。
从图10测试结果可见，在电源电压VDD=3.6 V，输出端分别接一个33 μH的电感，再接一个8 Ω的电阻到地(即RL=8 Ω+33 μH)，输入1 kHz正弦波信号时，该功放的总谐波失真与噪声之和随输出功率变化的关系。当输出功率接近功放的最大额定输出功率时，THD+N的值急剧上升。在负载为8 Ω，输出功率1 W条件下，THD+N的值仅0.2%。
图11给出了当VDD=4 V，输入信号f=1 kHz，Vin在0~3 V范围内，输出端负载RL=8 Ω+33 μH时，普通模式下的输出功率2 W；防失真模式(NCN)下输出功率仅为1.6 W。因此本文提出的防失真控制系统能保证功放在良好的THD+N和输出功率的情况下，增大其信号输入范围。
3 总结
本文基于CSMC 0.5 μm CMOS工艺设计了具有双模式控制、防失真的内部集成升压电路的超大音量输出高效率音频功率放大器。实测结果表明：相比于文献[6]所提出的结构，本文提出的双模式控制系统和防失真控制系统的设计有着更好的性能。可以保证功放在5 V电源电压下，输出端接感性负载RL=8 Ω+33 μH时，在具有良好的THD+N和输出功率的情况下，大幅度增加信号输入范围，即在0~3 V信号范围内保持THD+N为0.2％，最大功率输出2 W，有效避免失真带来的影响。
参考文献
[1] 樊养余，于泽琦，袁永金，等.基于FPGA的高性能D类功放控制器设计与实现.信息工程与电子技术.2014(4)：36-39.
[2] DAPKUS D.Class-D audio power amplifiers：an overview.ICCE 2000，Digest of Technical Papers，Los Angles：ICCE，2000：400-401.
[3] NYBOE F，KAYA C，RISBO L，et a1.A 240 W monolithic class D audio amplifier output stage[C].Solid-state Circuits Conference，2006:1346-1355。
[4] FOONG H C，TA M T.An analysis of THD in class D Amplifiers[C].Proc of IEEE APCCAS：Singapore，2006：724-727.
[5] BICHADER A.Design of analog CMOS and integrated circuits[M].Xi′an：Jiao Tong University Press，2002：391-404.
[6] 许程成，周长胜.D类音频功放的自动增益控制系统[J].半导体技术，2010(7)：723-725.