沟槽SiC MOS新技术:成本降60%,性能提升600%!

今天(10月27日),日本京都大学官网宣布,他们成功开发一款沟槽型SiC MOSFET原型,通过独特的方法降低SiC的缺陷,晶体管性能提高了6倍以上

独特方法:

提高10倍性能,降低30%成本

“三代半风向”曾介绍了京都大学的“独特方法:2020年8月,京都大学和东京工业大学发布了一种独特的SiO2成膜方法,可将界面缺陷减少90%.点这里.)。
根据京都大学的研究,SiC热氧化往往会使界面处出现残留碳,从而导致产生大量缺陷,SiC 与SiO2界面的缺陷是Si与SiO2界面的100倍,这大大限制了SiC晶体管的特性和可靠性。
针对这一现象,京都大学开发了一种不产生残留碳的氧化膜制作方法。
其步骤是这样的:
1、在形成氧化膜之前,通过氢蚀刻去除残留在SiC晶圆表面的缺陷。
2、在SiC晶圆的表面上沉积一层20-30nm的硅薄膜,然后在750°C的低温下进行氧化,从而可将硅薄膜转换为SiO2薄膜(40-50 nm),因此不需要900℃氧化,也就不会氧化SiC。
3、在SiC MOSFET的批量生产中,界面的氮化通常需要使用一氧化氮,但SiC会被一氧化氮所氧化,从而产生新的缺陷。为此,京都大学通过N2来提高界面质量。
这种方法的好处包括这些:
1、能够将缺陷密度从原来的1.3 x 1011 cm-2减少到了1.2 x 1010 cm-2,大约降低90%,这意味着SiC的性能提高了10倍
2、SiO2膜介电击穿强度达到10MV/cm,与传统硅基MOSFET氧化膜相同。
3、以600V或1200V的SiC MOSFET为例,导通电阻可降低25%-35%,亦即65%-75%的芯片尺寸就可以实现相同的额定电流,器件成本可降低约30%
加入碳化硅大佬群,请加VX:hangjiashuo666

沟槽SiC MOSFET:

性能提高600%,成本降低60%

这项技术公布后,京都大学团队收到这样的咨询:“这项技术是否对沟槽型SiC同样有效?”
沟槽型被认为是最有希望提升SiC MOSFET性能的结构,许多制造商都在使用沟槽型。而沟槽型SiC MOSFET的SiC/SiO2界面形成在沟槽的侧壁上,因此提高侧壁的特性,是提高沟槽型SiC MOSFET性能的关键。
在SiC晶体中,与(0001)面垂直的是“Si面”,“Si面”分为“A面”和“M面”2种。在沟槽型SiC MOSFET中,越来越多的制造商将M面用作侧壁
京都大学运用上述独特的氧化膜方法,制备了沟槽型SiCMOSFET
结果发现,Si面缺陷从原来的5.1x 1010 cm-2降至2.2 x 1010 cm-2,但A面缺陷降至1.2 x 1010cm-2,M面降至0.8 x 1010cm-2
在通道迁移率方面,采用京都大学独特方法,在A面上创建的SiC MOSFET 的沟道迁移率为 131 cm2/ Vs,该值是传统方法、Si面SiC MOSFET的6倍以上,是采用京都大学方法、Si面SiC MOSFET的3倍以上
与采用传统方法的A面(或M面)SiC MOSFET相比,通过使用添加高浓度杂质(铝)的P型SiC,在A面或M面上创建SiC MOSFET,京都大学实现了6至80倍的性能提升
最重要的是,京都大学评估后发现,这种方法“不会显著增加成本”,也无需特殊设备或昂贵的原材料,尽管会多一些工艺。
而且,由于沟道迁移率提高了6至80倍,因此600 V SiC-MOSFET的沟道电阻仅为现有产品的1/6以下。当与其他电阻元件结合时,整个SiC MOSFET的导通电阻可以降低一半左右,因此在额定电流相同的情况下,芯片尺寸可以减半,这将降低约60%的成本
(0)

相关推荐