A40i & T3 核心板原理图 A40i & T3 核心板引脚功能说明

一、A40i/T3简介

A40i是全志在智能工控领域的一款高性能、超高效处理器。A40i采用ARM Cortex-A7内核,运行频率高达1.2GHz,配备Mali400 MP2图形处理器及多种显示接口,并具有丰富的行业应用接口,主要应用于各种具有视频输出的工控行业。A40i配套使用的PMIC支持外部电源、USB、锂电池三种供电方式,并集成了供电路径选择和锂电池充放电管理功能,极大简化了终端产品的设计难度。

T3是全志的一款四核车载导航处理器,功能及引脚与A40i 完全兼容。T3为汽车级芯片,能适应更加严酷的工作环境。

二、FETA40i /T3-C核心板介绍

1、FETA40i-C核心板外观图

正面视图

反面视图

2、FETT3-C核心板外观图

正面视图

反面视图

三、FETA40i/T3-C核心板引脚定义

1、FETA40i/T3-C核心板引脚原理图

2、FETA40i/T3-C核心板引脚功能说明

注1:

Num ——核心板连接器引脚序号;

Ball——CPU引脚球号

GPIO ——CPU引脚通用I/O口序号

Vol  —— 引脚信号电平

注2:

信号名称 ——核心板连接器网络名称,信号右上角角标含义如下图:

角标序号

角标含义

[1]

引脚可配置为中断使用

[2]

引脚默认电平为1.8V

[3]

引脚为CPU启动相关引脚,不推荐作为IO使用

[4]

专用引脚,不能作为IO使用

引脚描述 ——核心板引脚信号名称描述

默认功能——核心板所有引脚功能均按下表的“默认功能”作了规定,请勿修改,否则可能和出厂驱动冲突。如有疑问,请及时联系我们的销售或技术支持。

注3:“默认功能”一栏中标明“底板勿用”的引脚是核心板使用的引脚,底板设计时不可使用

表1  LEFT_UP(P1)连接器接口(奇)引脚定义

NUM

BALL

信号名称

GPIO

VOL

引脚描述

默认功能

LU_79

ACIN

3.9-6.3V

电源输入

ACIN

LU_77

ACIN

3.9-6.3V

电源输入

ACIN

LU_75

ACIN

3.9-6.3V

电源输入

ACIN

LU_73

ACIN

3.9-6.3V

电源输入

ACIN

LU_71

VBAT

3.8-4.2V

锂电池输入

VBAT

LU_69

VBAT

3.8-4.2V

锂电池输入

VBAT

LU_67

VBAT

3.8-4.2V

锂电池输入

VBAT

LU_65

VBAT

3.8-4.2V

锂电池输入

VBAT

LU_63

GND

GND

LU_61

GND

GND

LU_59

AB17

SPI0_CS0[2] [3]

PC23

1.8V

SPI0片选(低有效)

SPI0_CS0

LU_57

AC10

SPI0_MISO[2] [3]

PC1

1.8V

SPI0数据,主入从出

SPI0_MISO

LU_55

AB11

SPI0_MOSI[2] [3]

PC0

1.8V

SPI0数据,主出从入

SPI0_MOSI

LU_53

AD10

SPI0_CLK[2] [3]

PC2

1.8V

SPI0时钟

SPI0_CLK

LU_51

GND

GND

LU_49

V23

SDC3_DET[1]

PI10

3.3V

SDC3卡检测

SDC3_DET

LU_47

W24

SDC3_D1

PI7

3.3V

SDC3数据位1

SDC3_D1

LU_45

W23

SDC3_D0

PI6

3.3V

SDC3数据位0

SDC3_D0

LU_43

GND

GND

LU_41

W22

SDC3_CLK

PI5

3.3V

SDC3时钟

SDC3_CLK

LU_39

Y23

SDC3_CMD

PI4

3.3V

SDC3命令

SDC3_CMD

LU_37

V22

SDC3_D3

PI9

3.3V

SDC3数据位3

SDC3_D3

LU_35

W20

SDC3_D2

PI8

3.3V

SDC3数据位2

SDC3_D2

LU_33

GND

GND

LU_31

AB23

UART4_TX

PG10

3.3V

UART4发送数据

UART4_TX

LU_29

AB24

UART4_RX

PG11

3.3V

UART4接收数据

UART4_RX

LU_27

AC23

UART3_RTS

PG8

3.3V

UART3请求发送

UART3_RTS

LU_25

AC24

UART3_CTS

PG9

3.3V

UART3清除发送

UART3_CTS

LU_23

AD22

UART3_TX

PG6

3.3V

UART3发送数据

UART3_TX

LU_21

AD23

UART3_RX

PG7

3.3V

UART3接收数据

UART3_RX

LU_19

GND

GND

LU_17

E23

SDC1_EN[1]

PH1

3.3V

SDC1使能

SDC1_EN

LU_15

Y20

SDC1_CLK

PG1

3.3V

SDC1时钟

SDC1_CLK

LU_13

AA20

SDC1_CMD

PG0

3.3V

SDC1命令

SDC1_CMD

LU_11

AB21

SDC1_D0

PG2

3.3V

SDC1数据位0

SDC1_D0

LU_9

AC21

SDC1_D1

PG3

3.3V

SDC1数据位1

SDC1_D1

LU_7

AB22

SDC1_D2

PG4

3.3V

SDC1数据位2

SDC1_D2

LU_5

AC22

SDC1_D3

PG5

3.3V

SDC1数据位3

SDC1_D3

LU_3

U22

PI15[1]

PI15

3.3V

通用I/O口

PI15

LU_1

GND

GND

由于篇幅有限,请下载完整版阅读: A40i & T3 核心板原理图及引脚定义

(0)

相关推荐