西数首发RISC-V架构的SSD主控，未来10亿芯片将转向开源

在低功耗、嵌入式等领域，ARM架构所向披靡，但是近年来开源的RISC-V架构处理器开始显露头角，西数就是大力推动RISC-V开源处理器架构的重要力量之一，他们早前公布的RISC-V愿景中就是希望将SSD、硬盘等产品所用的10亿个芯片全面转向RISC-V开源架构，日前西数首发了SweRV SSD主控芯片，这是一款28nm工艺1.8GHz主频的高性能SSD主控芯片。

相比ARM指令集，RISC-V的历史很短，2010年诞生于加州大学伯克利分校，当时的Krste Asanovic教授希望寻找一个合适的CPU指令架构，但X86架构复杂臃肿、ARM架构需要授权费、开源的OpenRISC架构又太老旧了，所以他最终决定自己做个开源CPU架构，在2015年最终成立了RISC-V基金会，专门推动RISC-V发展，现在的RISC-V基金会成员也扩大到了80多人，包括Google、HP、西数等公司都开始支持RISC-V架构。

西数目前的SSD及HDD硬盘主控芯片多是Marvell提供的，芯片内核是ARM的Coretex系列，但是西数 去年就公布过RISC-V路线图，未来会在这些领域用RISC-V架构的处理器取代ARM处理器，西数每年大约使用10亿颗芯片，未来这些芯片都会从ARM转向RISC-V体系。

西数现在推出的是SweRV SSD主控芯片，双向超标量设计，32位9级流水线内核，运行速度为4.9 CoreMarks/MHz，基于28nm工艺，频率1.8GHz。除了闪存主控、SSD等领域之外，SweRV还会用于物联网、工控、安全处理器等领域。

西数还把SweRV芯片开源了，标准及OmniXtend架构的详细情况可以了解下列地址。

OmniXtend：https：//github.com/westerndigitalcorporation/omnixtendSweRV ISS：https：//github.com/westerndigitalcorporation/swerv-ISS