三星宣布完成5nm EUV工艺研发：性能提升10%功耗降低20%

今天，三星官网发文称已完成5nm FinFET工艺技术的开发，并且已经可以为用户提供样品。与7nm相比，三星的5nm FinFET工艺技术将逻辑区域效率提高了25%，功耗降低了20%，性能提高了10%，从而可以在更小的芯片面积当中提供更强的性能并且功耗更低。同时在6nm和7nm工艺方面也有了很大的进展。

除了从7nm到5nm的功率性能区域（PPA）改进之外，用户还可以使用三星的EUV技术，在金属层图案化中使用EUV光刻，并减少掩膜层，同时可以提供更好的保真度。三星还将自己在7nm时代的所有知识产权用到了5nm工艺的研发当中，因此可以减少客户从7nm过渡到5nm的成本，并可以预先验证设计生态系统，从而缩短5nm产品开发的流程和时间。

三星Foundry与其“三星高级代工生态系统（SAFE）”合作伙伴密切合作，为三星5纳米提供强大的设计基础架构，包括工艺设计套件（PDK），设计方法（DM），电子设计自动化（EDA）工具和IP自2018年第四季度开始提供。此外，三星Foundry已经开始向客户提供5nm多工程晶圆（MPW）服务。

三星电子铸造业务执行副总裁Charlie Bae表示：“功完成5nm开发，我们已经证明了我们在基于EUV的节点中的能力，响应客户对先进工艺技术不断增长的需求，以区分其下一代产品，我们继续致力于加速基于EUV技术的批量生产。”

目前，三星已经准备好了5nm的样品，同时6nm已经成功流片，7nm可更快的批量生产。相比之下，台积电5nm工艺已经进入试产阶段。