DDR5内存是怎么做到频率翻倍的？
随着近些年来CPU“核战”愈演愈烈，对内存系统的要求也在不断地推高。服务器系统上常见的八通道内存也难以满足当前超多核心处理器的需求。要提高单个核心能够拿到的内存带宽，就必须要继续提高内存系统总的带宽。但现在普及的DDR4已经发展到瓶颈了，我们需要下一代的内存标准来继续推动内存系统的发展。上周，JEDEC组织终于正式公布了DDR5内存标准，作为新一代的DDR内存标准，它应该会顺理成章地被业界接纳成为下一代泛用性的内存标准。我们都知道，DDR内存家族一直是延续发展的，新的一代一般都是在前一代的基础上进行开发，并且继承很多特性。那么延期多时（JEDEC原本计划在2018年发布DDR5标准）的DDR5与我们目前的DDR4有什么不同之处，它主要改进了哪些地方呢？本文就针对这些问题做出一个综合性的回答。
16-bit预取带来更高的等效频率和带宽
不管是PC端常见的DDR、移动端常用的LPDDR还是显卡上常见的GDDR，每代内存标准之间最显著的差异就是他们的传输速率有相当大的差距，就拿DDR家族做例子，JEDEC规定的标准中，DDR标准最高的带宽是3200MB/s（DDR-400），而DDR2的起步带宽（DDR2-400）就已经是这个数字。
如果各位还有印象的话，JEDEC制定的两个相邻DDR标准在部分规格上会有一定的重叠，比如说DDR2标准中有DDR2-800，DDR3也是以DDR3-800为起步的；DDR3标准中的DDR3-1600、DDR3-1866和DDR3-2133在一系列特性上与DDR4的起步标准也是重叠的。但对于DDR5，JEDEC想要一个激进很多的起步规格。
JEDEC称，DDR5的起步传输速率就要达到4800MT/s，也就是说，DDR5-4800将会是DDR5的起步点，这也让DDR5在最初就会拥有比DDR4高出50%的传输频率。但大家都知道，内存颗粒的频率并不是那么好提升的，比如说现在的DDR4-3200内存，它的核心频率实际上只有400MHz。那么如何在既有的并不高的核心频率下提升等效传输速率呢？那就要再次请出DDR内存的特性之一——数据预读取。
DDR内存在一个时钟周期的上升和下降时都能够进行数据的传输，当然，内存要提前准备好要传输的数据，这就是预取。对于初代DDR，它只有2-bit的数据预取宽度，到了DDR2，这个宽度加倍到了4-bit，DDR3则做到了8-bit。DDR4延续了DDR3的8-bit预取宽度，主要是通过提升芯片的核心频率来提升等效频率，到了DDR5，核心频率已经被推到了一个相当高的地步，如果要继续增加内存等效频率的话，就需要再次加倍它的数据预取宽度。在DDR5上，每个时钟周期都会预取16-bit的数据，让等效频率的倍数从8x变成了16x，在核心频率同为400MHz的情况下，DDR5内存的等效频率要比DDR4高出一倍，达到DDR5-6400的高度，这也是JEDEC规范中，DDR5内存的频率上限。
引入判决反馈均衡器帮助改善信号纯度
由于DDR5的等效频率非常高，对于电路的要求也自然就又上了一个台阶，于是JEDEC决定引入判决反馈均衡器。这种均衡器在高速数据传输系统中有非常广泛的应用，它能够保证传输信号的纯净度，满足DDR5内存的需求。
细分通道带来更好的内存操作灵活度
如果说，将预取位宽加倍是常规操作的话，那么将单条DIMM分成两个子通道这个改变就有些激进了，具体一点，它将单条DIMM分割成了两个更小的通道。原本每根DIMM上只有一个64-bit宽度的数据通道，现在总的数据宽度没有变化，但它是由两个宽度为32-bit的子通道所组成的。
上图实际为支持ECC的DDR5内存示意图，如果是普通的DDR5内存，那么每个通道宽度将会是32-bit。
两个相互独立的子通道将可同时进行数据读写操作，大大提升了内存操作的灵活度。实际上这一改变在GDDR系内存中已经登场，可能是看到了在GDDR6上，划分子通道带来的好处，JEDEC将其引入到了DDR5中。不过，由于单条内存具有的总宽度并没有发生变化，这个特性对带宽指标影响并不大，但在一些场景下，两个可做不同操作的子通道将带来显著的性能增益。
支持更多的Bank Groups
Bank Groups是JEDEC在DDR4上面引入的新特性，它可以将多个DRAM Bank组合形成一个组，以改善读写命令的效率，提高性能。DDR5延续了这一设计，同时又对这部分进行了升级，单条DIMM现在能够拥有最大8个Bank Groups，将有助于减少内存顺序读写性能下降的问题。
为更大的容量做好准备
除了速度以外，我们对内存系统还有容量的需求。在目前，民用级别的UDIMM单条最大也就只有32GB，因为单颗内存芯片最大也就只有16Gb的大小。在JEDEC的DDR4规范中，单颗内存Die的最大容量就是16Gb，很明显，DDR5要抬升这个限制，它将允许单颗Die的容量上到64Gb的高度，业界离这个目标还是有一定距离的。单Die容量提升到64Gb也就意味着一条双面的UDIMM将能够做到128GB，带有寄存器的RDIMM则是更高，甚至在规划中的LRDIMM将达到单条2TB的高度。
由于内存颗粒的制程进步相当缓慢，所以DDR5内存在容量方面的提升并不会像速度那么明显，短时间内我们能够用到的内存Die单颗最高还是只有16Gb。
板载稳压器和电源管理IC
DDR5不仅仅将电压从DDR4时代的1.2V标准降到了更低的1.1V，更是对供电模式做出了大的调整。以往DIMM部分的供电由主板直接负责，给多少电压也完全是由主板来决定的。而在DDR5上面，调节DIMM的电压不再是主板的事情，而是DDR5内存自己管理的了。
DDR5内存上将会新增一个稳压器，同时还会具备电源管理芯片，也就是PMIC，用于管理整个DIMM的电源状态。为什么要这样做呢？一个是为了给内存提供更好的供电环境，使其工作更为稳定，速度更快、容量更大的DDR5内存对供电纯净度的要求更高了。另一个是可以减小主板设计的复杂程度，降低主板的成本。
针脚数量没变，定义改变
DDR5仍然具有288个接触脚，但定义发生了较大的变化。
为了与子通道设计相匹配，DDR5拥有两个40-bit的数据引脚，这就需要将原本做其他用处的引脚挪过来。从上图中可以看到，原本占据中央24-pin的命令和地址信号脚被更换成了两个7-pin的控制信号脚，每个子通道占据一组控制脚。在命令/控制总线出现变化之后，相对应的很多东西，比如相关的内存操作命令等都要做相对应的修改，这也使得DDR5的内存控制器将会比原本复杂许多。
另外，从图上还可以看到，DDR5板载了温度传感器，这也是DDR4时代没有的。
何时到来？
目前主要的DRAM芯片供应商都已经在准备向市场推出DDR5内存了。美光在去年就已经展示了他们DDR5内存的开发板，SK海力士也在早前就推出了DDR5内存的样品，并宣称他们要在标准电压，也就是1.1V的电压下把DDR5内存的频率抬升到8400的程度。
内存厂商们肯定是对新内存趋之若鹜的，世代交替肯定对新内存会有相当大的需求，不过目前的问题是，暂时还没有支持DDR5的处理器。要全面普及DDR5内存，除了有内存成品外，还需要CPU方面的支持才行。
CPU方面的跟进速度并没有想象中的那么快，单说x86这边，AMD应该会在Zen 4这代引入对DDR5的支持，但很可能会保留对DDR4的支持，桌面版Zen 4是否会开放DDR5支持这点还是个未知数。Intel方面则是会在Ice Lake-SP的下一代服务器平台，也就是Sapphire Rapids这代上引入DDR5内存支持，但消费级的情况未知。
Zen 4最早也要到2021年才会发布，Sapphire Rapids也是如此，我们在对内存需求很高的服务器平台上看到全面的DDR5支持尚需一年多的时间，那么要在消费级平台上看到DDR5内存的普及，至少还需要两到三年的时间。
总结：一个新的台阶
DDR5是DDR内存的一个新台阶，带宽大幅度增加的背后是种种细微的改良，JEDEC仍然在发掘这种内存的潜力，让它能够适应数据量出现大爆炸的当下乃至未来。虽然在这几年中，我们看到HBM内存因为有着超高的带宽，在很多地方出尽了风头，但不可否认的是，HBM高昂的成本限制了它的发展前景，让它注定只能够在一些特定的产品上被应用。而DDR5则要平近易人很多，对大多数计算机系统来说，它仍然是首选的内存规范，带宽和容量都比上代会有明显的提高。
DDR5在初期应该会以供应数据中心、服务器等为主，对普通用户来说，我们还会继续用上两三年的DDR4内存。消费级对内存性能的需求还没有紧迫到着急换上新的内存，另外厂商们继续推高DDR4内存频率也会在一定程度上减缓DDR5在消费级中的普及速度，我们应该会在未来两年中开始进入DDR4到DDR5的过渡期，但这次的过渡应该要比较长的时间了。