高度可扩展的类脑神经拟态硬件，完成了字母识别和人脸识别

基于单晶体管的神经元和突触可大幅降低硬件成本，加速神经拟态硬件的商业化。研究人员使用标准硅 CMOS 工艺制造的单晶体管神经元和突触。它们共同集成在同一个8英寸晶圆片上。

韩国科学技术院(KAIST)研究人员通过单个晶体管神经元和突触的协整，制造了一种高度可扩展的类脑神经拟态硬件。采用标准的硅互补金属氧化物半导体(CMOS)技术，这种神经拟态硬件有望降低芯片成本并简化制造过程。

单晶体管神经元和突触协整的制备方法。(A-F)单晶体管神经元和突触协整的制造过程示意图。(G) SEM图像和(H) TEM图像。栅介质由SiO2/Si3N4/SiO2组成。

由 Yang-Kyu Choi 和 Sung-Yool Choi领导的研究小组以单晶体管为基础，制作出了可高度扩展的神经拟态硬件的神经元和突触，并展示了识别文本和人脸图像的能力。该项研究发表在8月4日的《Science Advances》上。

神经拟态硬件因具有人工智能功能而备受关注，但由于模仿人类大脑，其功耗不足20瓦。为了使神经形态硬件工作，就必须有一个在整合某个信号时产生尖峰的神经元，以及一个记住两个神经元之间连接的突触，就像生物大脑一样。然而，由于构建在数字或模拟电路上的神经元和突触占据了很大的空间，因此在硬件效率和成本方面存在一定的限制。由于人类大脑由大约1千亿个神经元和100万亿个突触组成，如果想要将神经拟态硬件应用于移动和物联网设备，就必须提高硬件成本。

LIF 操作期间单个晶体管神经元的瞬态能带图。

为了解决这个问题，研究小组用单个晶体管模拟了生物神经元和突触的行为，并将它们共同集成到一个8英寸的晶圆上。制造出来的神经拟态晶体管与目前量产的存储器和逻辑晶体管具有相同的结构。此外，神经拟态晶体管首次证明它们可以通过“Janus structure”来实现，该结构既可以作为神经元也可以作为突触使用，就像硬币有正面和反面一样。

单晶体管神经元的双向特性。(A) 漏极输入/输出 (I/O) 方案的测量尖峰特性。(B) 源 I/O 方案的测量尖峰特性。

研究人员实现了可以控制神经元抑制和触发阈值电压的多态单晶体管神经元，以实现节能且可靠的神经网络。用制造的单晶体管神经元和突触来证明时空神经元功能。使用基于实验的神经拟态模拟进行字母模式识别和人脸识别的图像处理。

下图为自编码器的 SPICE 电路仿真。 (A) 自编码器的电路图。它由一个分类器、3×9 突触阵列、9个电流镜和9个突触后神经元组成，这是一个多层感知器 (MLP) 网络。 (B) 输出神经元的输出电压 (Vout)。当观察到输出神经元的放电时，对应的像素被解码为黑色像素，否则被解码为白色像素。 (C) 使用自动编码器从有噪声的输入图像重建干净的图像。

下图为人脸识别软件仿真。 (A) 设计用于人脸识别的脉冲方案。输入神经元生成突触前尖峰，其时间与训练图像的像素强度成正比。输出神经元根据简化的 STDP 学习规则生成突触后尖峰以更新突触的权重。 (B) 用于人脸识别的 24 个测试集图像。 (C) 训练前后突触阵列的电导分布和视觉图。

研究人员表示:“这项工作可以通过用单个晶体管替换基于复杂数字和模拟电路的神经元和突触，从而显着降低硬件成本。”“我们已经证明，神经元和突触可以用单个晶体管实现。通过使用标准 CMOS 工艺在同一晶片上协同集成单晶体管神经元和突触，神经拟态硬件的成本将得到了改善，这将加速神经拟态硬件的商业化。”

参考

Cointegration of single-transistor neurons and synapses by nanoscale CMOS fabrication for highly scalable neuromorphic hardware

https://www.miragenews.com/brain-inspired-highly-scalable-neuromorphic-608403/

不用于商业行为，转载请联系后台