【学术论文】一种低压恒跨导轨对轨CMOS运算放大器设计

   摘 要 ：

介绍了轨到轨恒定跨导运算放大器输入级电路设计。所提出的电路通过使用虚拟输入差分对动态地改变输入差分对的尾电流来获得恒定跨导gm。引起总跨导gm变化的因素是输入对和虚拟输入对在共模输入电压变化时不能同时生效，当输入对关闭时输入对的尾电流晶体管处于三极管区域 当共模电压变化时，虚拟输入对将在输入对之前从截止区域进入亚阈值区域。在低电源电压设计中，此因素的影响更突出。为了解决这个问题，采用添加补偿电流源到每个虚拟输入差分对的尾电流晶体管，以降低跨导gm的变化。所设计的运算放大器输入级的gm变化误差约为±2％。

中文引用格式： 高瑜宏，李俊龙. 一种低压恒跨导轨对轨CMOS运算放大器设计[J].电子技术应用，2020，46(1)：48-51，56.
英文引用格式： Gao Yuhong，Li Junlong. Design of a low-voltage constant transconductance rail-to-rail CMOS operational amplifier[J]. Application of Electronic Technique，2020，46(1)：48-51，56.

0

引言

随着混合模式VLSI系统的发展，人们对以低电源电压工作的模拟集成电路产生了浓厚的兴趣。在许多应用中，运算放大器的输入共模电压范围(V_icm)应保持尽可能宽，特别是在混合模式IC区域^[1-2]。

输入级电路是轨到轨运算放大器的关键部分。为了在低电压设计中获得合理的信噪比，输入级应能够处理来自轨对轨的共模输入电压^[3]。这可以通过放置N沟道和P沟道来实现差分输入对并联^[4]，如图1所示。当共模输入电压靠近地轨时，只有P沟道工作；当共模输入电压接近V_DD轨时，只有N通道工作;而在共模输入电压的中间范围内，所有差分对都工作。然而，当两个差分对完全工作时，该输入级的跨导是仅有一对差分对工作时跨导的两倍。

该电路在以下三个区域运行：

若输入级跨导变化很大，则阻止了最佳频率补偿，并在很大程度上影响单位增益信号的失真。

输入晶体管的g_m由下式给出：

其中μ_N和μ_P是电荷载流子的迁移率，C_OX是氧化物电容；W和L分别是晶体管的宽度和长度^[5-6]。从式(5)可以发现，对于常数g_m，P沟道和N沟道输入对的宽长比率必须遵循以下关系：

如果由于工艺变化，特别是温度的变化，μ_N超过μ_P的比率与其正常值不同，则g_m将具有另外的变化。

目前已经提出了许多方案来获得轨到轨常数g_m。一般方法是通过1：3电流镜电路控制差分输入对的DC尾电流^[7]。本文提出的电路通过使用虚拟输入差分对动态地改变输入差分对的尾电流来恒定g_m，其在每个虚拟输入差分对的尾电流晶体管处具有补偿电流源^[8]。电路在整个过程中实现几乎恒定的跨导g_m(在±2%范围内)。

1

恒定跨导gm输入级

所提出的常数g_m输入级电路的基本结构如图2所示。N沟道虚拟输入差分对连接到P沟道输入差分对的尾电流晶体管(M6)，P沟道虚拟输入差分对连接到N沟道输入差分对的尾电流晶体管(M5)。当只有一个有效输入对工作时，虚拟输入差分对没有任何影响^[9]。

当两个不同的差分对完全工作时，虚拟输入差分对带走4倍I_ref尾电流的3倍I_ref。三个区域的跨导g_m分别如下。

第一区和第三区：

第二区：

在该结构中，每个虚拟输入差分对的晶体管尾电流都加入了补偿电流I_C。当虚拟输入差分对关闭时，I_C将用于M11和M12使其保持在三极管区域^[10]。这种优化可以减少跨导g_m的变化，因为当输入差分对关闭时，M5和M6处于三极管区域。当没有电流I_C被注入，并且M7和M8被关断时，M11的漏源电压将为零。因为没有注入I_C，所以只要共模电压在NMOS晶体管的阈值电压(V_THN)附近，M7和M8就会进入亚阈值区域；与输入差分对(M1和M2)相比，只要共模电压高于V_THN+V_DS5，在三极管区工作的M5(V_DS5)的漏-源电压将进入亚阈值区；虚拟差分对将在相同类型的输入差分对之前生效，这是该结构的g_m变化的主要原因^[11]。

补偿电流的值通过以下等式计算：

通过尾电流晶体管的三极管区电流和饱和电流的比例来估计补偿电流I_C的影响是显而易见的，并在本文的仿真部分中给出。

2

求和电路和整个输入级电路

如图3(a)所示，电流镜M20和M21与折叠的级联M22-M25一起形成求和电路，M22-M25与输入差分对连接。该求和电路不仅增加了来自互补轨到轨输入级的信号，而且由于折叠的级联的高电压增益而增加了级的增益[12]。当需要更高的增益时，可以通过使用如图3(b)所示的增益提升技术来改善求和电路。当驱动低电阻时，AB类输出级是首选。图4所示为整个输入级可视为单级放大器，用于驱动VLSI系统中的电容器。M28和M29形成补偿电流源连接到虚拟输入对。

3

仿真和分析

基于所提出的恒定g_m输入级，轨对轨CMOS运算放大器输入级采用标准0.18 μm CMOS技术设计，其中V_THN≈0.48 V，V_THP≈0.46 V。图5显示了I_tail=40 μA和V_DD=1.8 V时总输入级跨导对共模输入电压V_icm的仿真结果。结果显示g_m变化为±2％，性能明显比没有补偿电流的电路好^[13]。由于上述原因，最大g_m变化发生在共模电压的0.5～0.6 V和1.2～1.3 V。g_m变化不仅由电气原因引起，而且还与过程中电路不匹配有关^[14]。显然，输入差分对的(W/L)_N和(W/L)_P之间的不匹配会导致g_mN和g_mP之间产生Δg_m。M5、M11、M29晶体管和M5、M12、M28晶体管的尺寸不匹配将使输入对尾电流与设计比率不同，这也会导致gm变化。根据式(4)，晶体管尺寸的不匹配导致ΔK对于g_m具有与尾电流

的不匹配有同样的影响，这意味着输入对的不匹配对总g_m变化的影响比尾电流镜的失配更显著。设计人员应该更加关注这些晶体管布局。虚拟对不匹配不会影响电路，其电流由尾电流镜决定^[15]。从图5可以看出一阶g_m计算表达式无法解释其所模拟的结果,根据式(4)，g_m应随着尾电流I_tail的增加而增加。根据图5所示，当尾电流I_tail大于中间范围时，g_m的两个边缘不随模式输入范围变化而变化，相反它略有下降。这可以通过更具体的二阶gm表达式式(11)来解释。

其中λ是沟道长度调制参数。对于N通道差分对M1和M2，当共模输入范围的较高边缘增加时，它们的漏源电压减小；对于P通道差分对M3和M4，当共模输入范围的较低边缘减小时，它们的漏源电压减小。当通道长度减小时，这种现象将非常明显^[16]。

本文比较了一些目前轨对轨放大器的最先进的技术，如表1所示。

图6显示了不同电源电压下g_m随共模输入电压V_icm的变化。当电源电压变化在10％以内时，电路工作正常。图7显示了在不同温度下g_m随共模输入电压V_icm的变化。可以看到，在不同共模输入电压V_icm值下的温度对g_m变化有影响。这是由于输入的互补结构、电子和空穴的迁移率和由于其不同的散射机制而对温度的响应不同导致的^[17]。N沟道MOSFET对温度更敏感，因此当温度升高时，其g_m下降得更快。图8显示了该电路的交流特性，仿真结果显示该单级放大器的直流增益超过61 dB，带宽为25 MHz，相位裕度为78°，电路功率小于498 μW。

4

结论

本文在1.8 V电源电压下采用0.18 μm标准CMOS工艺，设计了一种恒跨导轨对轨运算放大器输入级电路。该电路在整个过程中实现了几乎恒定的跨导g_m(在±2%范围内)。在不同电源电压和温度下对电路的运行情况进行了仿真分析。讨论了输入晶体管和电流镜的失配问题。为了获得更好的性能，本文考虑了二阶效应。

参考文献

[1] MASOOM A，HADIDI K. A 1.5-V，constant-gm, rail-to-rail input stage operational amplifier[C].IEEE International Conference on Electronics，2006：203-205.

[2] SONG T S T，YAN S Y S.A robust rail-to-rail input stage with constant-gm and constant  slew rate using a novel level shifter[C].IEEE International Symposium on Circuits & Systems，2007：477-480.

[3] HUANG H Y，WANG B R，LIU J C.High-gain and high-bandwidth rail-to-rail operational amplifier with slew rate boost circuit[C].IEEE International Symposium on Circuits & Systems，2006：907-910.

[4] FERRARI G，GOZZINI F，SAMPIETRO M.Transimpedance amplifier for very high sensitivity current detection over 5MHz bandwidth[J].Microelectronics and Electronics，2008：201-204.

[5] BESPALKO R D.Transimpedance amplifier design using 0.18 μm CMOS technology[J].Electrical and Computer Engineering，2007，23(2)：32-37.

[6] 高瑜宏，朱平.一种高增益带宽积CMOS跨导运算放大器[J].微电子学，2017，47(5)：597-600.

[7] 林俊明，郑耀华，张志浩，等.CMOS射频功率放大器高效率和高线性度研究进展[J].电子技术应用，2015，41(5)：21-24.

[8] 徐伟，黄乐天，丁召明，等.CMOS全集成低压低功耗锁相环设计概述[J].电子技术应用，2014，32(4)：6-10.

[9] CHEN W Z，LU C H.Design and anaylsis of a 2.5-Gbps optical receiver analog front-end in a 0.35-μm digital CMOS technology[J].IEEE Transactions on Circuits & Systems I Regular Papers，2006，53(5)：977-983.

[10] Bespalko R D.Transimpedance amplifier design using 0.18 μm CMOS technology[J].Electrical and Computer Engineering，2007，23(2)：32-37.

[11] PERNICI S，NICOLLINI G，CASTELLO R.A CMOS low-distortion fully differential power amplifier with double nested miller compensation[J].IEEE Journal of Solid-State Circuits，1993，28(5)：758-763.

[12] ESCID H，ATTARI M，IDIR M A，et al. 0.35 μm CMOS optical sensor for an  integrated transimpedance circuit[J].International Journal on Smart Sensing and Intelligent Systems，2011，4(3)：467-481.

[13] LI M H，LI C S，HOU L J，et al.A 1.57 mW 99 dB CMOS transimpedance amplifier for VHF micromechanical reference oscillators[C].IEEE International Symposium on Circuits and Systems.IEEE，2012：209-212.

[14] SINA F，HOSSEIN S.Positive feedback tecnique for DC-gain enhancement of folded cascode op-amps[C].IEEE 10th International New Circuits & Systems Conference，2010：261-262.

[15] 李红，贺章擎，徐元中.基于功率合成器的20GHz CMOS功率放大器设计[J].电子技术应用，2016，42(5)：39-41.

[16] 王月一，王军，王林.基于恒功耗的CMOS低噪声放大器噪声系数优化计算[J].电子技术应用，2017，43(2)：22-25.

[17] 奉伟，施娟，翟江辉.一种用于高精度DAC的实用型CMOS带隙基准源[J].电子技术应用，2018，44(2)：16-19.

作者信息:

高瑜宏，李俊龙

(吕梁学院，山西 吕梁，033000)

原创声明：此内容为AET网站原创，未经授权禁止转载。