ESD分析工具
前言
当包括人、家具、机器、集成电路(IC)或电气线缆等在内的个体或物体充电或放电时，静电放电(ESD)就会发生。在普通的居家或办公环境中，静电放电为人体或物体带来极高的电压，常常高达数千伏(kV)。ESD所产生电流的上升时间可能会短于1纳秒(ns)，峰值电流可能高达数十安培(A)，且持续时间能够长达数十到数百纳秒。除非在设计中纳入了强健的ESD保护功能，否则这种电流电平会损伤电子元件，并扰乱或损伤从手机到计算机等电子系统。业界已经发展出一些ESD测试方法，以确保电子元件和系统在遭受它们可能遇到的ESD冲击时能够安然无恙。
集成电路和晶体管等有源元件采用人体模型(HBM)和充电器件模型(CDM)来测试，以此确保它们在受到控制的ESD环境中制造时能够不受损伤地予以处理。在非ESD控制环境中使用时，系统根据IEC 61000-4-2标准来测试。ESD测试的一项共同特点就是它们所返回的信息有限，无非就是一个元件或系统在某种电压电平承受ESD应力，以及该元件或系统在应力条件下能够存续或不能存续，而没有更进一步的信息。1985年，Maloney和N. Khurana提出传输线路脉冲(TLP)作为一种研究电流和时域ESD事件下的集成电路技术和电路行为的方法。这方法已经成为集成电路ESD保护开发的一种不可或缺的工具，特别是自上世纪90年代中期Barth Electronics推出首个商用TLP系统以来，犹为如此。
时域反射TLP
脉冲长度为100纳秒的时域反射(TDR)TLP是最常见的版本，如图1所示。阻抗为50的传输线路通过一个高阻值电阻来充电。传输线路的长度决定着脉冲的长度。轻触开关S启动脉冲，而脉冲沿着50线缆传输，经过衰减器后作用于被测器件(DUT)，并从DUT反射回至衰减器。该50X衰减器防止多重反射。衰减器和被测器件中间的电压和电流探测器将脉冲波形捕获在数字示波器的一个屏幕截图上。
被测器件的电压和电流是事件和反射脉冲之和。对于100 ns TLP系统而言，事件和反射脉冲在电压和电流探测器处交叠。因此示波器可以直接测量被测器件在脉冲交叠区域的电压和电流。针对阻抗小于50的被测量器件而言，其电压电流对的测试方法同样如图1所示。在电流-电压(I-V)曲线上，一个电压电流对提供单一的一个点。针对被测器件的完整I-V曲线由传输线路以逐渐增高的电压来充电和放电而映射成。商用的100ns TLP系统产生从1mA到高达10或20A的电流脉冲，直至短路。大多数TLP系统也能够测量每个脉冲后的直流泄漏，使得系统可以检测被测样品所受损伤。
TLP使用示例
图2展示了一个简单的电路元件——接地的门nMOS晶体管的TLP测试结果。接地门nMOS晶体管常用作CMOS集成电路内部的保护元件。专门针对ESD设计的nMOS能够承受相当大的电流而不会受到损伤。但如果不采取恰当的设计，nMOS晶体管就对ESD非常敏感。图2a显示的是应用于漏极上的TLP应力；漏极与接地的源极相对，而门极则与源极相连。图2b是一个nMOS晶体管的典型TLP I-V曲线。在TLP应力处于低位时，晶体管关闭，且没有电流流经。当应力电压达到漏极的雪崩崩溃等级时，电流开始流出。电压和电流分别为Vt1和It1 时，足够大的电流流出，导通由漏极(集电极)、衬底(基极)和源极(射极)形成的寄生双极晶体管。双极晶体管导通时，电压会下降，这通常称作双极快速反回 (bipolar snapback)。双极区域由快速反回电压Vsb和快速反回区域的阻抗R来鉴定特性。快速反回区域在第二个击穿点Vt2,It2处终结。