PCB layout需要注意 电源阻抗设计PDN/PDS设计注意

之前提到的电源噪声的类型：电源的噪声类型

电源噪声的产生在很大程度上归结于非理想的电源分配系统（简称 PDS，即 Power

Distribution System）或者电源分配网络（简称PDN,Power distribution network）。

所谓电源分配系统/网络， 其作用就是给系统内的所有器件提供足够的电源。

这些器件不但需要足够的功率消耗， 同时对电源的平稳性也有一定的要求。

大部分数字电路器件对电源波动的要求在正常电压的+/-5%范围之内。

电源之所以波动，就是因为实际的电源平面总是存在着阻抗， 这样， 在瞬间电流通过的时候， 就会产生一定的电压降和电压摆动。

为了保证每个器件始终都能得到正常的电源供应， 就需要对电源的阻抗进行控制， 也就

是尽可能降低其阻抗。

比如，一个 5 伏的电源，允许的电压噪声为 5%，最大瞬间电流为 1安培，那么设计的最大电源阻抗为：

从上面的计算公式可以看出， 随着电源电压不断减小， 瞬间电流不断增大， 所允许的最

大电源阻抗也大大降低。

随着PCB技术的发展，现在采用的铺铜的工艺和纯度，对PCB的电源分配系统越来越好了。

相同的线粗，可以走更高的电流，更高的频率，更低的阻抗， 更低的功率耗散。

电源阻抗设计对于高速电路设计者来说是至关重要的。

在设计电源阻抗的时候，要注意频率的影响。

我们不但需要计算直流阻抗（电阻），还要同时考虑在较高频率时的交流阻抗（主要是电感）， 最高的频率将是时钟信号频率的两倍，因为在时钟的上升和下降沿， 电源系统上都会产生瞬间电流的变化。 一般可以通过下面这个基本公式来计算受阻抗影响的电源电压波动：

为了降低电源的电阻和电感，在设计中可采取的措施是：

z 使用电阻率低的材料，比如铜；

z 用较厚、较粗的电源线，并尽可能减少长度；

z 降低接触电阻；

z 减小电源内阻；

z 电源尽量靠近 GND；

z 合理使用去耦电容；

由于电源阻抗的要求， 以往的电源总线形式已经不可能适用于高速电路， 目前基本上都

是采用了大面积的铜皮层作为低阻抗的电源分配系统。

当然， 电源层本身的低阻抗还是不能满足设计的需要，需要考虑的问题还很多。

比如，芯片封装中的电源管脚，连接器的接口，以及高频下的谐振现象等等， 这些都可能会造成电源阻抗的显著增加。

解决这些问题的最简单也最有效的方案就是大量使用去耦电容。