TSMC HPC工艺介绍

同一种工艺会产生若干不同的版本：例如台积电的28nm，共有四个版本，LP（聚氮氧化硅28LP）、HPM（高K金属闸28HP/28HPL/28HPM）、HPC、HPC+。[1] TSMC利用28HPC优化了移动和消费设备在性能和成本之间的平衡需求。28HPC+进一步提高了性能和降低泄漏。

1、28HPC/HPC+工艺相对于28LP/HP/HPL/HPM，能更好的控制全局慢速（slow slow global）和全局快速（fast fast global）工艺角，因此可以提高系统级芯片（Soc）性能。改良的性能可以使用较低驱动的逻辑单元来满足关键时序路径。

传统开发的逻辑库，包括总工艺角工艺、电压、温度（PVT）模拟试验，可反映典型的P沟道和N沟道晶体管性能，最慢的（SS在3 sigma）和最快的（FF在3 sigma）。这些工艺角用于模拟典型的预期性能、最慢情况（setup）和最快情况（hold），且包括预期die和die之间、wafer和wafer之间以及lot和lot之间的变化，从而确保良率。

工艺变异性的降低，TSMC能够提供高良率的新工艺角，称为slow-slow global。工艺变异性改进可以使处理器运行速度提高10-15%，因此28HPC逻辑库必须能够支持在更高的速度下电路的额外动态功耗和电迁移要求。

2、TSMC对28HPC工艺进行更严格的工艺控制，可以减少对应工艺角中的20%漏电来降低功耗。28HPC+提高了15%的性能，降低了25%的漏电。

工艺变异性的改进降低了晶体管的泄露。另外，28HPC+改善了28HPM和28HPC上使用的高K金属工艺，具有新的掺杂特性，并从高K金属闸上分离了一些原子，提高了15%的性能和降低25%的漏电流。

3、28HPC和8HPC+都能减少面积。灵活的工艺规则，使得逻辑库设计者可以设计出更小的可布线性更好的逻辑单元。同时，相对于前两代而言，可以获得更长的沟道长度，从而减少最高50%的漏电，不需要使用高成本的基于光刻的闸极偏置。

工艺改进带动了TSMC设计规则的变化，使得逻辑库相对于TSMC 28HPM可以有更多的栅极长度范围。同时，新的灵活设计规则去除了一些光刻步骤，使得以30nm、35nm和40nm绘制的单元格能够以稍大的栅极间距来改善性能或漏电。另外，灵活的设计规则和更高的性能，使设计人员能够在逻辑库中使用更矮的单元格高度，以便在一些能满足时序要求的block设计中，得到更小的芯片面积。但是较矮的逻辑库和实现更高速度之间存在一个折中，因为较矮的逻辑库需要更大的驱动单元，从而有可能抵消面积节省。

4、在28HPC工艺中引入新的逻辑库功能，如多重延迟、多重建立时间和多为触发器（MBFF），可帮助设计人员优化处理器内核的性能和功耗。

[1]台湾积体电路制造公司（简称为台积电（TSMC））的28nm LP、HPM、HPC、HPC+四种不同处理器工艺版本的区别？ - 魏波 - CSDN博客
https://blog.csdn.net/weibo1230123/article/details/83420674