【博文连载】Bingo版HDL-VIP时序约定

在6.3节中Bayer恢复RGB,其实我们已经或多或少的接触到Bingo设计的VIP模块了。并且我们通过CMOS_RGB565_Capture模块(当然RAW、YCbCr模式的采集,接口不变),已经得到了以下的一组信号:

7.1.1.  VIP_Image_Processor接口约定

从本章开始,我们全面进入HDL-VIP视频图像算法处理的开发,所有的算法模块均会包含在Video_Image_Processor模块。为了统一算法模块,以及视频流的接口,我们需要约定VIP时序,且称呼为《Bingo版的VIP时序约定》。这里先给出Video_Image_Processor模块的输入接口,如下所示:
注意,这里的per表示预处理的数据,当然经过视频图像算法处理过的时序,便称之为post_xxxx,如下表所示:
此外,如果输入的是灰度图像,则命名为xxx_frame_Y,如果输入的是三通道RGB图像,则xxx_frame_red/green/blue,如果输入的是位图,则xxx_frame_Bit,详见下表:
这样,除了像素时钟与复位信号外,关于Bingo版的VIP时序约定、Video_Image_Processor的信号接口就已经有了一个统一的命名方式,且不管这个黑匣子的内容,在固定标准的模式下进行开发,更便于日后算法的优化、移植。这里给出8Bit灰度图像输入,1Bit位图输入,以及包含了一个阀值信号的Video_Image_Processor接口module,如下图所示:

7.1.2.  VIP_Image_Processor时序约定

前面已经定制了Video_Image_Processor的接口,日后内部包含任何VIP算法模块,接口定义均与前面的约定保持一致,均以VIP_XXXX格式为准,XXXX表示功能,且保存于当前工程/src/Video_Image_Processor目录下。后续所有HDL-VIP的设计,都会遵循Bingo自己的约定。
既然接口已经标定,接下来最重要的就是约定VIP的时序。所有模块的输入输出,均遵循接下来Bingo约定的VIP时序,并且预处理输入接口的时序,与处理后输出接口的时序完全相同。这里就2种情况,进行时序的详细描述:
(1)时钟速率大于像素速率,如下图所示:
(2)时钟速率等于像素速率,如下图所示:

 

(0)

相关推荐

  • FPGA设计原则总结

    FPGA设计原则总结

  • Seata RPC 模块的重构之路

    RPC 模块是我最初研究 Seata 源码开始的地方,因此我对 Seata 的 RPC 模块有过一些深刻研究,在我研究了一番后,发现 RPC 模块中的代码需要进行优化,使得代码更加优雅,交互逻辑更加清 ...

  • 【博文连载】USB Camera VIP Panel功能及使用介绍

    话说,每次开发摄像头的时候,旁边都得蹲一个笨笨的VGA显示器,如上图所示.被禁锢的思想,很使劲的努力却使不出劲来--由于很多朋友没有多余的显示器,或者空间不允许这样挥霍,那么我们就得做出一些改变了. ...

  • 【博文连载】动态Sobel阀值的HDL实现

    完美是没有极限的,前面我们已经实现了固定阀值下,图像的边缘检测结果.不过如何能手动输入,或者控制阀值的大小,那其实更完美一点点. 既然我们能够在努力一点点,为何要放弃??? OK,Bingo这里打算教 ...

  • 【博文连载】Sobel边缘检测算法的HDL实现

    FPGA中针对以上矩阵进行算法移植.由于直接计算会因为负值而得到错误的结果,用补码表示比较繁琐,需要用到unsigned 以及signed类型,不适合FPGA的运算. cnblog有真oo无双的代码, ...

  • 【博文连载】行阉割、水平像素镜像的优化版3X3实现

    在图像算法中,无论是进行均值滤波.中值滤波,还是Sobel边缘检测算法.腐蚀运算.膨胀运算算法中,我们都是用的到了3X3的矩阵,即教程设计的VIP_Matrix_Generate_3X3_8Bit,关 ...

  • 【博文连载】SCCB(I2C)初始化时序介绍

    在正式开始OV7725视频采集实现之前,Bingo不得不先讲解一下OV7725的寄存器配置接口.OV7725上电会默认输出YUV422格式的视频流,但我们希望传感器能够按照我们预期的模式工作,我们需要 ...

  • 【博文连载】VIP Mini开发板测试

    当您第一次拿到VIP_Board Mini时,最关心的肯定是板卡功能的测试.再未经过任何固件更新的情况下,板卡已经烧录了FPGA出厂固件,板卡能同时在VGA与PC上位机显示彩色图像,同时包括按键.LE ...

  • 【博文连载】VIP Mini开发板功能介绍 1

    如上图所示,VIP Mini开发板的安装示意图以及模块定义.主控采用了Altera Cyclone IV系列FPGA,该系列FPGA在Cyclone III FPGA基础上,Altera对体系结构和硅 ...

  • 小说连载 | 蒲地版《废都》:《荒城》07

    作者/(河南)蓝月光 次日上午,天朗气清,是一个难得的好天气.到单位里签了到,小心地看着科长的脸色,赔着笑,说孩子要开家长会呀.给科长告了假,一白就去找庄之生,两人一块去周杰家里.一白见庄之生两手空空 ...

  • 【博文连载】Median_Filter均值滤波算法的实现

    ChinaAET<电子应用技术>出版过一篇值得参考的<基于FPGA的实时中值滤波器的硬件实现>,该文采用FPGA+SRAM实现了实时中值滤波,思维值得参考(当然Bingo认为实 ...